数电减法计数器无效态010011.docxVIP

1课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。2 课程设计的任务1、六进制同步减法计数器（无效态：010，011）2、串行序列发生器（检测序列：101110）3、二十四进制同步加法计数器3电路设计方案3.1 六进制同步减法计数器设计电路的理论分析3.1.1设计的总体框图cp三位二进制同步减法计数器图11.原始状态图的建立：所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示：111/0110/0101/0100/0001/0000/1 排列：Q2nQ1nQ0n图2减法器的状态图3.1.2时钟方程、输出方程和状态方程由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿ＪＫ触发器。采用同步方案，故取CP0= CP1= CP2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。题中所给无效状态是010、011，其所对应的最小项和为约束项。由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示： Q1nQ0n Q2n 00 01 11 1010××000001图3 输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y= 。由图2可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图4所示。再分解开便可得到如图5所示各触发器的次态卡诺图。Q1nQ0nQ2n 00 01 11 10111 000×××××× 00110011010101图4电路次态Q2n+1Q1n+1Q0n+1的卡诺图 Q1nQ0nQ2n 00 01 11 1010×× 0 1 1 101 (a)Q2n+1的卡诺图 Q1nQ0nQ2n 00 01 11 10 10×× 0 0 1 00 1(b)Q1n+1的卡诺图Q1nQ0nQ2n 00 01 11 10 10 × × 1 0 0 1 01(c) Q0n+1的卡诺图图5各触发器次态的卡诺图显然，由图5所示各卡诺图便可很容易地得到各状态方程为：Q2n+1=Q1n+1=Q0n+1=由ＪＫ触发器的特性方程：Qn+1＝J＋，变换状态方程，使之与特性方程的形式一致便可得Q2n+1=Q1n+1 = Q0n+1=由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为：J0=K0=1;, K1=;， K2=. 3.根据所选用的触发器和时钟方程、驱动方程，便可以画出如图6所示的逻辑电路图。无效状态为010、011，带入驱动方程进行计算，结果如下： /0 /0 011 010 111（有效状态）所以设计电路能够跳出无效状态自行启动，符合设计要求。3.1.3逻辑电路图图6六进制同步减法计数器逻辑电路图3.1.4仿真结果111状态110状态101状态100状态001状态000状态图6 设计电路的逻辑电路图3.2串行序列发生电路设计3.2.1设计的总体框图输入脉冲 cp 串行序列发生器串行序列输出图73.2.2建立原始状态图，求时钟方程，状态方程，驱动方程检测电路的输入信号是串行数据，输出信号是检测结果，从起始状态出发，要记录连续输入序列101110的情况，假设去掉无效状态010、011，根据设计要求可以建立如图8所示的原始状态图：111 /1 110 /0 101 /1 100 /1 001 /1 000/0 排列：Q2nQ1nQ0n图8原始状态卡诺图2.输出状态Y的卡诺图如图9所示：Q1nQ0nQ2n 0001 11 1001××111001图9输出状态Ｙ的卡诺图Q2nQ1nQ0n 00 01 11 10111 000×××××× 0011001101010 1图10次态Q2n+1Q1n+1Q0n+1的卡诺图由以上卡诺图可知输出状态3.选择触发