数字计时器.doc

电 电工电子综合实验报告 ——数字计时器 院 系：电光学院 专 业：通信工程 班 级学 号：0704220100 姓 名：* * * 指导教师：李 元 浩 时 间：2009.09.17—2009.09.20 目录 1．设计电路功能要求（1） 2．设计电路原理图（1） 3．电路逻辑原理图及工作原理（2） 4．各单元电路原理及逻辑设计 4.1脉冲发生电路(2-3) 4.2计时电路(3-4) 4.3显示电路(4) 4.4清零电路(5) 4.5校分电路(5) 4.6报时电路(6) 5．电路安装与调试说明(6-7) 6．对电路的改进意见（7） 7．收获体会及建议（7） 8．设计参考资料（7） 9． 附录（8-10）  1．设计电路功能要求 本实验要求设计一个0分00秒-9分59秒的多功能数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路，和报时电路组成。该数字计时器可以在控制电路的作用下具有开机清零、手动清零、快速校分和整点报时功能。 ①．设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器发声的脉冲信号； ②．设计计时和显示电路，将分及秒的个位、十位分别在七段显示器上显示出来，从0分0秒开始，计到9分59秒，然后重新计数。将分及秒的个位、十位分别在七段显示器上显示出来，七段显示器循环显示数字000～959； ③．设计清零电路，实现手动及开机清零； ④．设计校分电路，在校分开关控制下实现分校正； ⑤．设计报时电路，使数字计时器实现在9分53秒、9分55秒、9分57秒低音（1KHz）报时，以及在9分59秒高音（2KHz）报时； 2．设计电路原理图 图2-1 电路原理图 3．电路逻辑原理图及工作原理 数字计时器的原理方框图如图3-1所示，该电路系统由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的。脉冲发生电路由振荡器和分频器组成，振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准的秒脉冲，同时也可得到其他不同频率的脉冲。电路要实现0分00秒至9分59秒的计时和显示功能，所以由三个计时器分别计时，分位（模10）、秒十位（模6）、秒个位（模10），然后再通过译码器，由LED数字显示管显示出来。清零电路实现开机清零和任意时刻手动清零，通过逻辑门与计时器连接，从而实现清零。校分电路实现快速校分，只要将分计数器的频率调快等操作即可实现。报时电路是根据计时电路的输出状态产生一个脉冲信号，然后去触发蜂鸣器实现报时。 图3-1 数字计时器原理方框图 4．各单元电路原理及逻辑设计 4.1脉冲发生电路 脉冲发生电路是计时器的核心部分，它提供计时电路的时钟并为报时电路提供驱动信号。脉冲发生电路是由振荡器和分频器构成，其原理图如图4-1。 一般来说，振荡器的振荡频率越高，及时精度越高。本实验采用的石英晶体多谐振荡器的频率为32768Hz。分频器CD4060内部有14级二分频器，有两个反相器，最大可实现分频，所以可输出的最低频率为2Hz；为了得到1Hz的脉冲，需要在振荡器后再加一级二分频器，只要将D触发器的端与D端连接在一起就可以用D触发器实现二分频，所以在CD4060的Q14端接一个D触发器，即可以输出频率为1Hz的脉冲信号。同时CD4060也可提供报时电路所需要的频率为1KHz和2KHz的脉冲信号。 图4-1脉冲发生电路 4.2 计时电路 计时电路由分计数器、秒十位计数器和秒个位计数器构成。一片CD4518含有两个十进制计数器，因此可以用一片CD4518组成秒计数器的个位和分计数器的十位计数。用一片74LS161构成一个模六计数器就可以实现秒十位的计数。 秒个位：连接电路时，秒信号发生器产生的秒脉冲信号送入秒个位计数器CD4518的CP端，上升沿触发，秒个位单元中的输出Q4通过非门接入74LS161的时钟端，当输入第十个脉冲时，Q4输出跃变，产生进位脉冲，完成个位与十位的进位。 秒十位：秒十位记数器应实现模六功能，可以采用反馈置位法，Q1和Q3通过一与非门接入置数端，74LS161的四个数据输入端接地，这样当计数器的状态0101时，时钟到来的时候又重新置数为0000。 分位：分计数器的电路与秒个位计数器相似，用CD4518实现十进制计数功能，把74LS161的Q3接到分计时电路CD4518的引脚CP端，上升沿触发，作为进位信号。 电路原理图如图4-2： 图4-2 计时电路图 4.3 译码显示电路 计时器的输出（用二进制代码表示的数），经译码器驱动数码显示器，就可以直接显示出数字。本实验采用三片