模拟集成电路设计流程及CAD工具-射频与微纳电子综合训练中心.pptVIP

模拟集成电路设计流程及CAD工具-射频与微纳电子综合训练中心.ppt

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
模拟集成电路设计流程及CAD工具-射频与微纳电子综合训练中心

运算放大器的设计 课下学习 电子科学与工程学院 南京邮电大学 2011-6-12 Institute of RF- OE-ICs Southeast University * 模拟集成电路设计流程及CAD工具 张长春 南京邮电大学微电子系 E-mail: zhangcc@njupt.edu.cn 基本要求 掌握模拟集成电路晶体管级设计的设计流程和电路仿真类型, 掌握工艺角仿真的概念。 内容提要 2.1 模拟集成电路晶体管级的设计概论 2.2 模拟集成电路晶体管级的设计流程 2.3 模拟集成电路的电路仿真 2.4 模拟集成电路的版图设计要点 2.1 模拟集成电路晶体管级 的设计概论 模拟集成电路的定义: 模拟信号是在时间和幅度上都连续变化的信号。在客观世界中,多数物理量都是以模拟形式存在的,因此分析和设计模拟集成电路对于模拟信号的处理具有重要的实际意义 模拟集成电路是处理模拟信号的集成电路,其主要特点是,电路的输入和输出是一个或一些连续变化的模拟信号。 电源,放大器,滤波器,ADC/DAC, PLL开关电容电路? Transceiver: RF,ANALOG,DIGITAL 数字化的趋势 802.11a transceiver RFID Transceiver Peking University, 2010, JSSC 分数频率综合器 Peking University, 2010, JSSC 802.11a transceiver版图 Peking University, 2010, JSSC 模拟集成电路与数字集成电路设计的区别: 要求电路的每一个组成单元必须是精确的,其性能与版图设计的相关性比数字集成电路强得多。 手工设计版图 其版图设计从平面布局到各器件的几何图形的设计都要十分的“讲究”,需要考虑的问题往往比数字集成电路多得多。 如果在电路级上而不是在逻辑级上来考虑和优化一个数字集成电路的性能,这将与模拟集成电路有许多共同点,对高速数字集成电路的设计尤其如此。Standard Cell 2.2 模拟集成电路晶体管级的设计流程 模拟集成电路的设计难点: 涉及到速度、功耗、增益、精度、工作频率带宽等诸多因素,要根据设计指标要求进行适度的折中。 模拟电路对噪声、串扰和其他干扰信号比数字电路敏感得多。 器件的二阶效应对模拟电路性能的影响比对数字电路的影响严重的多。(精度、噪声、输出阻抗等) (LOGIC, ANALOG 和RF的模型精度) 高性能模拟电路的设计:通常每一个器件都需要“手工设计”;而数字电路通常用自动综合和自动布局布线的方法来完成。 相对于数字IC设计,模拟IC设计对设计者的知识和经验要求要高的多。模拟电路中许多效应的建模和仿真仍然存在难题。 前端设计 后端设计 集成电路设计流程 设计目标 芯片 系统级设计 电路原理图设计 行为级/寄存器级/门级 /晶体管级电路设计与仿真 划分功能模块,系统级仿真 功能与性能指标 电路版图设计 后仿真 布局布线,规则验证 寄生参数 测试 模拟集成电路设计 数字集成电路设计 电路设计抽象级别 结构级 系统级 晶体管级 器件物理级 模拟集成电路设计 模拟电路设计 晶体管级原理图设计 SPICE仿真 布局布线(Layout) 物理规则验证 (DRC: Design Rule Check) 与电路图一致性验证 (LVS: Layout vs. Schematic) 寄生参数提取 (PE: Parasitical Extraction) 后仿真 GDSII文件 CMOS、双极(Bipolar)、Bi-CMOS 模拟集成电路设计流程图见右图 ,设计方法可称为自上至下的设计方法。 该设计流程可分为前端设计和后端设计。通常,前端设计包括这个流程图中由上至下的五个方框,即从性能指标明细表到电路仿真以及判断仿真是否通过;后端设计是从版图设计开始到芯片测试过程。 模拟集成电路的设计流程 (1)性能指标要求明细表 详细给出设计的模拟集成电路的指标。 (2)选择合适的电路结构 根据性能指标从经济的观点出发,选择合适的电路结构。 (3)手工计算电路元器件参数 根据模拟电路的理论, 估算电路能够实现的性能指标。 (4)电路图(或SPICE网表)编辑和修改 采用某种电路编辑软件,完成画电路图的任务,并通过仿真结果对电路参数进行修改。(HSPICE,SPECTRE,ADS) 模拟集成电路的设计流程(续) (5)电路仿真 (前仿真) 对电路进行仿真并反复修改其电路中元件参数以达到设计目标要求。 (6)版图设计和验证 (Layout,DRC,LVS等) 采用版图设计软件在指定的

文档评论(0)

dlhss + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档