数字钟设计探索.docxVIP

东华理工大学课程设计报告 课程名称： 数字钟 系 部： 信息工程系 通信工程 专业班级： 1421302 小组成员： 谢渊良 指导教师： 邓伶俐 完成时间： 2016/ 3/20 报告成绩： 评阅教师 邓伶莉 日期 目录 摘要?…………………………………………………………………………………………….......2 第一章：课程设计任务与要求?…………………………………………………………3 第二章:设计内容……………………………………………………………………………….3 2.1 基本设计思路 ………………………………………………………………………….3 第三章： 详细设计及参数计算?………………………………………………………4 3.1 秒脉冲的产生 ………………………………………………………………………….4 3.2 时钟显示电路设计…………………………………………………………………….5 3.2.1 时计数的设计……………………………………………………………………….6 3.2.2 秒计数、分计数的设计……………………………………………………….7 3.3 整点报时电路设计……………………………………………………………………8 第四章?：系统的总体设计与仿真………………………………………………..9?? 第五章?：总结………………………………………………………………………………10 参考文献………………………………………………………………………………………….10 摘 要 电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。 数字钟就是由电子电路构成的计时器。是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为12小时，显示满刻度为11时59分59秒，另外应有校时功能和、报时等附加功能。主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，这里采用555定时器。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74160。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码管译码显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 关键词 ： 计时器；计数； 译码 ； 报时；校时校分  第一章：课程设计任务与要求 1.1数字钟的功能要求 ? 基本功能 ? 准确计时，以数字形式显示时、分、秒的时间 ? 小时的计时要求为“12翻1”，分和秒的计时要求为60进位 ? 有较时功能 ? 整点报时功能 第二章：设计