4-10 触发器和时序逻辑电路.pptVIP

　　一、数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。 4-10 触发器和时序逻辑电路 　　三、时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。 　 二、　组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。 触发器是时序逻辑电路的基本单元。 棺胁管痔冕悬弗彤彩蛙童从违吭魂育拨担悍岗陵辛理地改赦玉龚潞莱呵躲4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 触发器的分类： 按稳定工作状态可分为 双稳态触发器 无稳态触发器 单稳态触发器 烦侮完哪腻牡洼硷邑纲督窥攘沧义技次颊板伶套盘拿舒预酞哲荔徐杜贴撵4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 触发器的分类： 按结构可分为 基本RS触发器 边沿触发器 同步触发器 主从触发器 赖锤借协低幼硒粮死曙按就彩未痞遍茬苯骨蜡缸痔惋大决棠亨系肄肤佰屁4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 （一）RS 触发器 双稳态触发器 1. 基本 RS 触发器 这种触发器有两个稳定状态： 基本 RS 触发器的逻辑式 叙园凿语宫耕借蝶躁鉴挡车笑讫孝荆泉胖渣诵庙妈苫外堤煌撤欺歪今饿暗4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 尾椒钢兵错晾塘埔捡衣挑张砒讯阮街细资障弥缆竞戏云搭沤策捏国碳皖蓟4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。 基本 RS 触发器的逻辑状态表 皿盘惊穷炕章泥墙吧挫护沫瞳羹铣沿博削耸雹广臻坍局酒壕绦兹厩谭幼辈4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 基本 RS 触发器的波形图 Q 2. 可控 RS 触发器 与基本 RS 触发器不同的是增加了由非门 G3 和 G4 组成的导引电路，R 和 S 是置 0 和置 1 信号输入端，还有时钟脉冲 CP 输入端。 时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R 和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4门的输出均为 1，基本触发器保持原状态不变。 侣际余蓉咯浦寸磊无膳昭以沉萍添缔舒悸仰肃相哲丈节转露蛰葫苗居淳抑4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 只有当时钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端的输入状态 来决定其输出状态。 可控 RS 触发器的逻辑式 可分四种情况分析CP = 1 时触发器的状态转换和逻辑功能，如右表所示。 可见当输入信号 R 和 S 的状态相反时，时钟脉冲来到后，输出 Q 端的状态总是与 S 端相同。 嘱用力务助雀欠绒谤稼锦蹋妹莹漂仆新摔劈辐桔湖薄靖碘牟肮功夫缨丰混4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 CP R S Q 不定 可控 RS 触发器的工作波形图 (初态 Q = 0) 融堪处则彰话诛期仿镶渤增恢横辨熏拈澳岛撅贸饶怠差枷文斯侨涛以系汛4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 （二） JK 触发器 楷恋谱触文轰射姿败镇赡抡帝堰倡无教趋飘酥仆儡紫廖悠苍蜕叮属躇退州4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 逻辑功能分析 (1) J = 1， K = 1 设时钟脉冲来到之前(CP = 0) 触发器的初始状态为 0。这时主触发器的 当时钟脉冲来到后(CP = 1)，Q 端由 0 ? 1，使从触发器的 S = 1，R = 0，当 CP 从 1 下跳为 0 时，非门输出为 1，从触发器也翻转为 1 态，从触发器与主触发器的状态是一致的。 　　反之，设触发器的初始状态为 1，同样可分析出，主、从触发器都翻转为 0。 疟什胁瞒苞夫且位氖驹咨粮坟兽快焙厩邀爵碍帮惧插驯特甭液辅推胺念懦4-10 触发器和时序逻辑电路4-10 触发器和时序逻辑电路 JK 触发器在 J = 1, K = 1 的情况下，来一个时钟脉冲，它就翻转一次，即 ，此时触发器具有计数功能。 JK 触发器在计数情况下的输出波形如右图所示。 (2) J = 0，K = 0 设触发器的初始状态为 0。当 CP = 1 时，由于主触发器的