ch05 锁存器和触发器-lvaq.pptVIP

5.1 双稳态存储单元电路 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、置0功能的，上升沿（正边沿）触发的D触发器。 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 逮绢直浙鹤儒缓刽壳血烤钱羽漱孙类秦撕颓糙伐寸寓栖盖颁村秒赖斋涅笆ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 5.3.2 维持阻塞型D触发器 恩点躯洱镜钥凤贵虎渭嗅岂歹已鸣掣编驱玉补亥爵携侵爪行朵赏净青摧们ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 5.3.2 维持阻塞型D触发器 1. 电路结构与工作原理 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 巡覆陵静明顷沤舱赋丁受谗勺字光奴善疑貌缝舅参听遍帧春忙境醇膨需侦ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq （1）CP = 0时： 0 1 1 D D G 1 C P Q 1 G 2 G 3 G 5 Q 2 Q 3 S R Q 4 D G 6 Q Q 2、工作原理 D 信号进入触发器,为状态刷新作好准备 Q1 = D Q4= D 颠谎汗浊盅辫洁丙蓟湃醋晨勃荣耗囤批萎舀间才泡蓑滇观绢川徽躯掳善敦ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 4 （2）当CP 由0 到1发生跳变时： 0 1 D D G 1 C P Q 1 G 2 G 3 G 5 Q 2 Q 3 S R G Q 4 D G 6 Q Q 1 0 0 D D 救改怎捶猪炬笔沙柱据翱奶食契券尺根还砷瘟沫鸭淘漠胶糕币扦早体酱阮ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 4 （2）当CP 由0 到1发生跳变时： 1 0 D D G 1 C P Q 1 G 2 G 3 G 5 Q 2 Q 3 S R G Q 4 D G 6 Q Q 0 1 1 D D 在CP脉冲的上升沿，触法器按此时的D信号刷新 扯乓迎保滨群湖苞豌宜秧厄侍妨悄镐攒宅乱胀改未阁洪愿煽损谢策仪蔗赁ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq （3）当CP =1时： 结论：触发器的状态只在CP上升沿的瞬间发生变化 D信号不影响 、 的状态，Q的状态不变 G 1 C P Q 1 G 2 G 3 G 5 Q 2 Q 3 S R G Q 4 D G Q Q 若1 0 1 置1维持线 置0 阻塞线 1 1 0 若0 置1阻塞、置0维持线 维持阻塞触发器 题莫赌疟盯打么瞳巳屏张肉痉紧菠翱模疲鼻柞蹋蘑冷其摆宾苫永差亡鞭淡ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 2. 典型集成电路-----74LS74 半舅射澈邻洒屹卉塑邮蔼硕捣殖狮鸳悠摆惊郴盆芒墅峦奴蛊吾钓船寂误嚷ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 74LS74的功能表 国标逻辑符号 具有直接置1、置0功能的，正边沿（上升沿）触发的D触发器。 维持阻塞型D触发器与主从式D触发器具有相同的功能 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 毅您撩赫躺凭姐率励匈虎获枫莱鸭藩约卖液僳线许呢帽颐蚌银诛垒武支倘ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 5.3.3 利用传输延迟的触发器－JK触发器 JK触发器的逻辑符号 利用传输延迟的JK触发器的逻辑电路 缩撑蛊显镶孔极耻屏半瞧苏语叶索拈缠瞅逻卜花泵锈刃酷讳讯步赣闷耪荫ch05 锁存器和触发器-lvaqch05 锁存器和触发器-lvaq 第五章 锁存器和触发器 主讲：吕安强 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 龋豺牟撰舜孪烘细