第4章cpu的信息处理.pptVIP

计算概论 * 计算概论 * 计算概论 * 计算概论 * 计算概论 * 计算概论 * 计算概论 * 计算概论 * 计算概论 * 3、主存储器（内存）及其与CPU之间的数据传输 宗蛔道兵潮诱斋揉拐孪霄肪茫棕恢梅麓邵广更否靡奸踢荚盼耐浓曼倡厩裳第4章cpu的信息处理第4章cpu的信息处理 * * 3、主存储器（内存） 主存储器用来在计算机中存储CPU可直接访问的数据 主存储器的工作速度和容量对计算机系统整体性能影响极大 主存储器容量基本计量单位为字节（Byte） 目前常见的计算机标配内存容量多为1GB,2GB,4GB 内存储器（内存条） 宿村命烈较槛吝奏骄肩剥听试逗全乳耕燕庶妨矗担钝呻茁悉歹免宅谗习远第4章cpu的信息处理第4章cpu的信息处理 * * 3.1 存储单元 主存储器具有存储数据和读写数据的功能 除非特意改变、清除或意外掉电，存储在主存储器基本存储单元（一个二进制位）中的信息（0或1）不会发生变化 通过读操作，可取出存储单元中的比特信息 通过写操作，可更改存储单元中的比特信息为1或0 通过清除操作，可把存储单元的的比特信息置0 为了更有效地进行管理，主存储器通常以8个比特（一个字节）为一个存储管理单元（存储单元） 每个存储单元都有其特定的唯一的地址(存储地址) 存储地址为整数编码，可表示为二进制整数 表示主存储器的所有存储单元的地址，称为地址空间；表示地址空间所需的二进制位数，称为地址宽度。内存容量越大，地址空间也就越大，地址宽度也必须相应加大。 * 矣烫丫甭碟绳厌肖阅环截式铆驮怨批傣钝圆粥缴援何腋护叭舆曰仪邹切硫第4章cpu的信息处理第4章cpu的信息处理 * * 主存储器地址访问方式 访问主存储器使用 地址访问方式 存储地址 一个存储单元或相邻几个 存储单元的开始地址 CPU的字长通常为4个字节（32位） 或8个字节（64位），因此CPU 读写内存数据的方式也通常是 每次4个字节或8个字节 程序中的变量和存储单元相对应 变量名字对应于存储单元地址 变量内容对应于存储单元中的数据 指针的内容是存储地址 * 泪御糯翠磊怎搜炳晃贵弓蔡膀托负愁祝拓洒泰约赘廷锹君廓褐群热者论寞第4章cpu的信息处理第4章cpu的信息处理 * * 3.2 主存储器的组成 主存储器由大规模集成电路的存储芯片组装而成 容量指标：单芯片上已经可达4G比特的容量 存储芯片必须加电才能保存信息，掉电则信息丢失 速度指标：一次读写大约在几十纳秒(ns)左右 主存储器采用随机访问技术（RAM Random Access Memory） 访问时间不随访问地址的不同而不同 也不受访问地址的变化规律不同而不同 读写任意地址的存储单元其访问时间是一定的 末赞鲜棵委助奠烃号档隐魄捞撞爪杉橡娃殆气去姜揉奠贴咖媒灰畔咕虏裤第4章cpu的信息处理第4章cpu的信息处理 * * 存储校验技术：通过奇校验或偶校验发现差错，多应用用于服务器专用内存上 方法：增加一个奇校验位或偶校验，使得二进制数据中1的个数总为奇数个或偶数个 例：奇校验，10位二进制数，增加一个位，共11位 0011001011?00011001011，5个1 1001101101?11001101101，7个1 例：偶校验，10位二进制数，增加一个位，共11位 0011001011?10011001011，6个1 1001101101?01001101101，6个1 3.2 主存储器的组成 培都拨涌谐软侍墟奖盲收型诺第坦氯售迄酿洼拨够讼姚诵谆肆丙意宛蘸日第4章cpu的信息处理第4章cpu的信息处理 3.3 存储总线与数据传输 指令和数据都通过存储总线从主存向CPU传递 存储总线由并行排列的线路组成 分三组 数据总线：用于传递数据 地址总线：用于传递主存储器地址 控制总线：用于各种控制信息的传递，如读、写等 筒丹玉刮礼鬃佳夕涧猿喊途勤岔初屉玲判斤讹盒绎旧柿遭鸟旧恢溜粱仙恳第4章cpu的信息处理第4章cpu的信息处理 * CPU和主存储器间的数据传输 CPU和主存储器之间通过控制总线、数据总线和地址总线的相互配合交换信息。 CPU读取主存储器中的数据时： 首先把存储单元地址送入地址总线，并通过控制总线发出一个“读”信号 主存储器接收到“读”信号，根据地址总线上的地址信息，根据需要，把连续几个存储单元的数据读出，送到数据总线上 CPU从数据总线上获得读取的数据 CPU把地址送出后，一定时间后数据总线才有数据。 CPU写主存储器的过程类似。 挡钝只绦莹砧货瞻斟郧狂痢傈残眶别盗滩氦寇座只囊辉踊溅狞椿委羹复础第4章cpu的信息处理第4章cpu的信息处理 总线的宽度 总线数据传递都采用并行传递方式。 数据总线的宽度一般和CPU的字长相一致 目前CPU一般采用32位或64位的数据总线 数据总线宽