IS总线原理及应用实例.pptVIP

 I2S总线接口IP Core的设计 肖锐 2006.6.29 I2S 接口介绍 I2S接口介绍 I2S 是 Inter-IC Sound bus 的简称 I2S 总线接口是立体声音频信号和系统之间传递的接口，主要应用于： A/D和D/A转换器 数字信号处理器（DSP） 数字滤波器 数字输入/输出接口 PHILIPS 公司是I2S的发明者 I2S的基本架构 在I2S传输协议中，其数据信号、时钟信号以及控制信号是分开传输的。 SCK是模块内的同步信号，从模式时由外部提供，主模式时由模块内部自己产生。 当系统字长比数据发送端字长长的时候，数据传输的时候就会出现截取现象，即如果数据接收端接收的数据位比它规定的字长长的话，那么规定字长最低位（LSB）以后的所有位将会被忽略。 另一方面，如果接收的字长比它规定的字长短的话，那么空余出来的位将会以0填补。 通过这种方式可以使音频信号的最有效位得到传输从而保证正确的听觉效果。 I2S的几种工作模式 从数据的接收和发送的角度来说，它可以分为数据接收端(Transmitter)和数据发送端(Receiver) 数据传输端产生SCK，WS信号，为主机，从而数据接收端成为从机，如图所示： 当有多个数据接收端和多个数据传输端的时候，很难确定谁作为主机，因此就出现了另一种模式，即一个控制器专门负责产生时钟和声道选择信号，如图所示: I2S IP Core 的设计 在此次设计中，把整个设计分成3个模块： 模块的连接关系 控制模块的设计 控制部分主要是通过TX_RX_SEL和MA_SL_SEL信号来决定是自己产生 SCK和WS，还是接收总线上的SCK和WS。外部时钟信号（CLK）、复位信号（RESET）用来控制整个系统所处状态和实现系统复位 主模式中，系统时钟经过分频处理后，生成I2S的内部传输时钟SCK和声道选择信号WS。 本次设计中使用的声音的采样频率为48kHz,则声道选择信号WS的频率必须也为48kHz。由于传输左右2个声道的数据为16 bit，故SCK的频率为：48kHz×16×2＝1.536MHz 控制模块中双向端口的设计 在控制模块中SCK、WS、SD信号都是输入输出双向端口，根据外部信号TX_RX_SEL 、MA_SL_SEL信号的控制，决定端口的输入输出方向。如图所示： 当RX_SD接收外部数据时，TX_RX_SEL为低电平，输入缓冲打开，接收外部SD的数据，另一端则关闭输出缓冲，令输出到外部SD上的电平为高阻态。 通过上面的设计，就可以保证在某一时刻只有一端在驱动总线，而不会造成数据冲突。 数据发送模块的设计 为了配合与控制模块的连接，控制模块中使用了使能信号（TX_EN和RX_EN) 对数据发送和数据接收模块使能。 上图中的WS、SCK、SD信号的引入都经过一个三态门，通过TX_EN控制其与控制模块的连接或断开。 数据接收模块的设计 WSP 信号的产生方式与发送模块一样。 计数模块的计数值在本设计中为模16，当计数达到16时，EN信号变成低电平，使计数器停止计数，同时也使串并转换模块停止接收数据。 WS、SCK、SD信号的进入同样需要经过RX_EN信号的使能来决定与控制模块的连接或断开。 各个模块的整合 测试、仿真和验证 完成 IP Core的设计之后，接下来的工作将是测试、仿真和验证 软件仿真时的波形 基于FPGA的验证 通过读取FLASH中的音频数据，通过I2S接口把音频数据发送给一个I2S接收器件――ce2711芯片，该芯片为含I2S接口的一个24位D/A转换器，芯片接收到音频数据后，经过D/A转换，分成左右声道的模拟信号输出，最后，把左右声道的模拟信号经过功率放大器之后送到扬声器播放出声音。 硬件仿真时的结构 经过综合工具合成之后，把综合出的代码通过下载工具下载到FPGA目标板上，接上扬声器，扬声器发出了要求的声音，最后结果证明本次设计正确。 总结 通过软件仿真测试和FPGA的验证可知，本项目中关于I2S IP Core 的设计是正确的，实现了规范书中对功能的各项要求。 当然，在设计中还有很多不足的地方,需要在实际工程应用中加以修改。如传输速率，需要能够随应用不同而灵活改变等等。 I2S IP Core 的设计到此结束。 * * I2S IP Core 的设计 测试、仿真和验证 结论 使用三条传输线: SD 串行数据线 WS 左右声道选择线 SCK 同步时钟信号线 基本的传输时序如图： WS是声道选择信号，表明了数据发送端所选择的声道，当 ● WS＝0，表示选择左声道 ● WS＝1，表示选择右声道 SD是串行数据，在I2S中以二进制补码的形式在数据线中