吉大数电课件仪电学院要点.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * VHDL的电路建模 电路的输入、输出变量=端口信号； 电路的内部电路节点=内部信号； 逻辑关系=代码的含义； 代码的两种模型 并列模型 进程模型 组合电路 组合电路 时序电路 直接赋值语句，when-else，with-select 直接赋值语句，if-else，case-when 二、常用时序逻辑电路设计 （1）触发器设计（D、JK） （2）计数器设计（分频器） （3）移位寄存器设计 （4）状态机设计：序列信号发生器及检测器 状态机示例—序列信号发生器 序列信号：110 序列发生器 CLK Z ARCHITECTURE a OF mealy IS TYPE STATE_TYPE IS (s0, s1, s2); SIGNAL state: STATE_TYPE; BEGIN PROCE