第四模块EDA技术.pptVIP

第10课 EDA技术概述1 一、概述 FPGA -  Field Programmable Gate Array  现场可编程门阵列  CPLD -  Complex Programmable Logic Device 复杂可编程逻辑器件 逻辑符号对比（1）普通数字电路使用符号 (2) PLD中所用符号 (3)PLD内部结构举例 (5) 产品介绍 ALTERA公司 FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 XILINX公司 FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30 CPLD： XC9500系列：XC95108、XC95256 二、VHDL语言 硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。 目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。 硬件描述语言HDL的发展至今已有30多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE标准。 设计目的：实现如真值表所示的逻辑功能 二、硬件描述语言（HDL） 例1VHDL描述的说明 （1）以关键词ENTITY引导，END ENTITY 结尾的语句部分，称为实体。 实体的功能：描述了电路系统的外部情况，包括电路的名称、有多少管脚、哪些是输入哪些是输出（即信号的流动方向）。 （2）以关键词ARCHITECTURE 引导，END ARCHITECTURE结尾的语句部分，称为结构体。 结构体的功能：描述电路系统的内部逻辑功能或电路结构。如本例中给出了逻辑功能的描述，而例4-2给出了电路结构的描述。ENTITY mux21a IS 【例2】另一种描述方法 PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d = a AND (NOT S) ; e = b AND s ; y = d OR e ; END ARCHITECTURE one ; 相关语法与说明 2.实体描述方法 【例3】 ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END ENTITY e_name; e-name:实休名称；p-name:管脚名称； port_m：管脚方向，如输入、输出、双向、缓冲输出； data_type：管脚数据类型， 如一根线，用BIT，两根线用BIT_VECTOR(0 TO 1)。 端口方向（即端口模式） IN：输入 OUT：输出 INOUT：双向 BUFFER：缓冲输出，即输出信号同时反馈给系统内部。强调该端口的反馈功能。 结构体描述方法 ARCHITECTURE arch_name OF