数字电子技术课程设计电子色子.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
郑州科技学院 《数字电子技术》课程设计 题 目 电子色子 学生姓名 王从鑫 专业班级 10级自动化一班 学 号 201042033 院 (系) 电气工程学院 指导教师 赵明冬 完成时间 2013年3月24日 目 录 摘 要 1 1 课程设计的目的 1 2 课程设计的任务与要求 1 2.1 课程设计的任务 1 2.2 课程设计的要求 1 3 设计方案与论证 2 3.1 设计思路 2 3.2 方案选择 3 4 设计原理与功能说明 12 4.1 设计原理 12 5 单元电路的设计 14 5.1 脉冲电路 14 5.2 计数部分 18 5.3 显示部分 19 6 硬件的制作与调试 20 6.1 硬件的制作 20 6.2 电路的调试 21 7 总结 21 参文献考 22 附录1:总体原理电路图 23 附录2:元器件清单 24 摘 要 骰子是娱乐游戏的一种道具,可以用它来随机地选取1~(1)通过所学的有关数字电子技术知识设计出一个电路,有助于巩固和加强数字电子技术课程班的理论和知识。 (2) 掌握电子电路的一般设计方法,了解电子产品研制开发过程。 (3) 提高电子电路实验技能和仪器使用能力。 掌握电路安装及调试方法和故障排除能力。 学会撰写课程设计报告。 2.1 课程设计的任务 设计一个电子色子,使其与真实的色子相似,使之能发生翻转并能显示1和6之间的某一个数字。 2.2 课程设计的要求 (1)6V。 (2)7LED放置在电路板上的位置和真实的骰子点数相同。 (3)7盏LED随机的翻转,当开关断开时7盏LED某几盏亮并显示某一个点数。 3 设计方案与论证 3.1 设计思路 电骰子的设计分为脉冲部分、数字生成部分和显示部分。脉冲部分可以用555定时器连接成的多谐振荡电路产生脉冲,数字部分需要采用计数器实现,计数器的功能是统计时钟脉冲的个数,由于数字部分只能生成0和1,3-1。 图3-1 3.2 方案选择 3.2.1 方案一 本方案的脉冲部分采用555定时器构成的多谐振荡器。多谐振荡器是一种无稳态电路,它在接通电源后,不需要外加触发信号,电路状态能够自动的不断变换,产生矩形波的输出。 方案一的计数器采用74LS161,计数器芯片74LS161是4 位二进制同步计数器(异步清除),161 为可预置的4 位二进制同步计数器,共有74LS161 和54LS161 两种线路结构型式,161 的清除端是异步的。当清除端CLEAR 为低电平时,不管时钟端CLOCK状态如何,即可完成清除功能。161 的预置是同步的。当置入控制器LOAD为低电平时,在CLOCK上升沿作用下,输出端QA~QD与数据输入端A-D 相一致。对于54/74161,当CLOCK 由低至高跳变或跳变前,如果计数控制端ENP、ENT 为高电平,则LOAD 应避免由低至高电平的跳变,而54/74LS161无此种限制。161 的计数是同步的,靠CLOCK 同时加在四个触发器上而实现的。当ENP、ENT 均为高电平时,在CLOCK 上升沿作用下QA-QD 同时变化,从而消除了异步计数器中出现的计数尖峰。对于54/74161,只有当CLOCK 为高电平时,ENP、ENT 才允许由高至低电平的跳变,而54/74LS161 的ENP、ENT 跳变与CLOCK无关。161有超前进位功能。当计数溢出时,进位输出端(RCO)输出一个高电平脉冲,其宽度为QA 的高电平部分。在不外加门电路的情况下,可级联成N 位同步计数器。对于54/74LS161,在CLOCK出现前,即使ENP、ENT、CLEAR发生变化,电路的功能也不受影响。 在使用74LS161芯片时,将ENP和ENT分别接高电平,将时钟脉冲接到CLK端,这样计数器就实现了加法计数功能。 图3-2 74LS161管脚图 表3-3 74LS161功能表 输入 输出 Cp CR LD P T D C B A QD QC QB QA × 0 × × × × × × × 0 0 0 0 ↑ 1 0 × × D C B A D C B A × 1 1 0 × × × × × 保持 × 1 1 × 0 × × × × 保持 ↑ 1 1 1 1 × × × × 计数 图3-是译码器部分框图,输入是来自计数器的输出、、信号,所以译码电路输入的是000、100、010等6种状态,输出是在a,b,c,d,e,f,g六个

文档评论(0)

新起点 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档