实验要求：.pptVIP

实验要求： 1.利用第一次试验的单周期CPU，添加流水线寄存器后改造为一个流水线CPU，本次实验不要求解决三大相关问题。 2.画出CPU的完整电路图，并完成整个CPU的设计。 3。自己设计指令来测试并截图，要求覆盖所有指令集，给出仿真图。 几个注意事项： 1.实验文件夹中给出了流水线寄存器的一个示例代码（见pipedereg.v），但由于每个人设计会有差别，所以这个仅作为参考。 2.本次实验的CPU暂时无法处理相关问题，所以暂时去掉了会造成控制相关的一些指令。 CPU的指令集、指令译码示例和控制信号产生示例 1. CPU的指令集。 2. 需要符号扩展/零扩展的指令意义及说明（全部指令的说明参见文档） 对于addi/subi rd,rs1,imme 指令 //rd?rs1+imme(符号拓展) rd是目的寄存器号，立即数要做符号拓展到32位。 符号扩展：取imme的最高位的值，用其填充imme的左边所有位至imme成为32位二进制数为止（imme为16位，所以需填充16位）。 对于andi/ori rd,rs1,imme 指令 //rd?rs1 op imme(零拓展) 因为是逻辑指令，所以是零拓展。 零拓展：用0填充imme的左边所有位至imme成为32位二进制数为止（imme为16位，所以需填充16位）。 3.单周期CPU控制信号生成及指令译码示例 CPU的基本电路图 CPU的基本电路图框架(需要补全控制信号和一些线路)