第3章 Nios II体系结构.ppt

第3章 目录 3.1 Nios II处理器结构 3.2 Nios II的寄存器文件 3.3 算数逻辑单元(ALU) 3.4 复位信号 3.5 Nios II处理器运行模式 3.6 异常和中断控制器 3.7 Nios II的异常处理 3.8 存储器及I/O结构 3.9 存储器和外设访问 3.10 Nios II处理器性能 3.7 Nios II的异常处理 硬件中断 软件异常 软件陷阱异常 未定义指令异常 其它异常 异常类型 一个外设能通过处理器32个中断输入之一，请求产生一个硬件中断。 当程序遇到软件陷阱指令时，将产生软件陷阱异常，这在程序需要操作系统服务时常用到。操作系统的异常处理程序判断产生软件陷阱的原因，然后执行相应任务。 Nios II 异 常 包 括 3.7 Nios II的异常处理 硬件中断 软件异常 软件陷阱异常 未定义指令异常 其它异常 当处理器执行未定义指令时产生未定义指令异常。异常处理可以判断哪个指令产生异常，如果指令不能通过硬件执行，可以在一个异常服务程序中通过软件方式仿真执行。 其它异常类型是未将来准备的。 Nios II 异 常 包 括 异常类型 3.7 Nios II的异常处理 异常硬件处理流程 当异常发生后，处理器会依次完成以下工作： 把status寄存器内容复制到estatus寄存器中，保存当前处理器状态； 清除status寄存器的U位为0，强制处理器进入超级用户状态； 清除status寄存器的PIE位为0，禁止所有的硬件中断； 把异常返回地址写入ea寄存器(r29)； 跳转到异常处理地址。 1 2 3 4 5 3.7 Nios II的异常处理 异常判别及优先级 (EPIE==1)(ipending!=0)? 指令是在(ea-4)处吗？ 指令是在(ea-4)div、mul、mulxuu、等处吗？ 进入异常处理 处理硬件中断 处理软件陷阱 处理未定义指令 其它异常 No No No Yes Yes Yes 异常类型判别 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 实现异常嵌套，需在用户ISR中打开外部中断允许(PIE=1)。 在处理异常事件的过程中，可以响应由trap指令引起的软件陷阱异常 和未实现指令异常。 在异常嵌套之前，为了确保异常能正确返回，必须保存estatus寄存器(ctl1)和ea寄存器(r29)。 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 当执行异常返回指令(eret)后，处理器会把estatus寄存器(ctl1)内容复制到status寄存器(ctl0)国，恢复异常前的处理器状态，然后把异常返回地址从ea寄存器(r29)写入程序计数器。 异常发生时，ea寄存器(r29)保存了异常发生处下一条指令所在的地址。当异常从软件陷阱异常 或未定义指令异常返回时，程序必须从软件陷阱指令trap或未定义指令后继续执行，因此ea寄存器(r29)就是正确的异常返回地址。 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 如果是硬件中断异常，程序必须从硬件中断异常发生处继续执行，因此必须将ea寄存器(r29)中的地址减去(ea-4)作为异常返回地址。 3.7 Nios II的异常处理 异常的嵌套 异常返回 异常响应时间 Nios II的非向量仲裁策略，导致了Nios II的异常处理延时会比较大，它是靠提高Nios II处理器的执行速度来弥补这一缺点的。见下表： NiosII类型 Max. DMIPS 异常反应时间 进入ISR时延 异常恢复时延 NiosII/e 31 15 485 222 NiosII/s 127 10 128 130 NiosII/f 218 10 105 62 Nios II 异常处理性能 第3章 目录 3.1 Nios II处理器结构 3.2 Nios II的寄存器文件 3.3 算数逻辑单元(ALU) 3.4 复位信号 3.5 Nios II处理器运行模式 3.6 异常和中断控制器 3.7 Nios II的异常处理 3.8 存储器及I/O结构 3.9 存储器和外设访问 3.10 Nios II处理器性能 3.8 存储器及I/O结构 Nios II 存储器和I/O结构 程序计 数器 通用寄 存器文 件 指令 总线 选择 逻辑 数据 总线 选择 逻辑 指令 高速 缓存 数据 高速 缓存 紧耦合指令 存储器 1 紧耦合数据 存储器 1 紧耦合指令 存储器 N 存 储 器 从 外 设 紧耦合数据 存储器 N S S Avalon 转换结构 NiosII 处理器 内核 S M Avalon 主端口 Avalon 从端口 NiosII内核访问存储器和I/