脉动阵列处理机.ppt

§4 脉动阵列处理机 为要求计算量很大的信号/图像处理及科学计算的特定算法需要 卡内基-梅隆大学的美籍华人H.T.Kung于1978年提出脉动阵列处理（Systolic Array）机 具有较高的计算并行性 脉动阵列结构原理 通用脉动阵列结构 脉动架构适合的算法 线性代数，矩阵-矩阵和矩阵-向量乘法，求解线性方程组 字符串搜索和模式匹配 数字滤波器，例如，一维、二维和三维数字滤波器 在视频数据压缩中的运动估计 有限域运算，如椭圆曲线运算 Systolic Architectures Orchestrate（编制、合成） data flow for high throughput with less memory access Different from pipelining Nonlinear array structure, multidirection data flow, each PE may have (small) local instruction and data memory Different from SIMD Each PE may do something different Initial motivation VLSI enables inexpensive special-purpose chips Represent algorithms directly by chips connected in regular pattern Systolic Architectures Two Communication Styles Characteristics Practical realizations (e.g. Intel iWARP) use quite general processors Enable variety of algorithms on same hardware But dedicated interconnect channels Data transfer directly from register to register across channel Specialized, and same problems as SIMD General purpose systems work well for same algorithms (locality etc.) 脉动阵列结构的构形 一维线形 二维矩形 二维六边形 二维二叉树性 二维三角形 三维。。。 举例 在一个脉动式二维阵列结构上进行两个3*3矩阵相乘 每一个处理单元PE含有一个乘法器和一个加法器，完成一个内积运算 Matrix Multiplication Systolic Method 脉动阵列结构特点 结构简单、规整，模块化强，可扩充，非常适合用超大规模集成电路实现； PE间数据通信距离短、规则，使数据流和控制流的设计、同步控制等均简单规整； 脉动阵列中所有的PE能同时运算，具有较高的计算并行性，可通过流水获得很高的运算效率和吞吐率。输入数据能被多个处理单元重复使用，大大减轻了阵列与外界的I/O通信量，降低了对系统主存和I/O系统频宽的要求； 脉动阵列的构形于特定计算任务和算法密切相关，具有某种专用性，限制了应用范围，这对VLSI不利； 通用脉动阵列结构 关键因素：受阵列结构的通用性及I/O带宽约束所限制的阵列结构的规模大小 不同算法要求有不同的阵列结构，以及大小不同的阵列 发展通用阵列结构的途径（1） 通过增设附加的硬件，对阵列的拓扑结构和互连方式用可编程开关进行重构，即经程序重新配置阵列的结构 美国Purdue大学，Chip (Configurable Highly Parallel Computer)可重构高度并行计算机 发展通用阵列结构的途径（2） 用软件把不同的算法映像但固定的阵列结构上 美国卡内基-梅隆大学的WARP机 发展通用阵列结构的途径（3） 探寻与问题大小无关的脉动处理方法，以及VLSI运算系统的分割矩阵算法，使他们可以克服阵列只能求解固定大小题目的缺陷，同时探寻发展适合一类计算问题的通用算法和相应的设置方案 SIMD和脉动式处理器的比较 * * M PE PE PE M PE Conventional Systolic arrays Replace a processing element(PE) with an array of PE’s without increasing I/O bandwidth CPU CPU CPU Local Memory Local Memory Local Memory Systolic communication Memory co