CMOS原理.docVIP

CMOS元件使用注意事項及原理 每一MOS晶片中可能含有較TTL/LS更多的功能，且應用簡單，供電壓範圍為3-15伏特之間，耗用功率極低。 對MOS/CMOS IC，應注意： (1) 輸入電壓絕不可超過VDD值，但對4049及4050為例外。 (2) 如可能的話，避免應用慢速之上升及下降時間之輸入信號，此舉將使元件耗用功率增大；上升時間大於15us以上之輸入信號為最佳。 (3) 所有未被應用之輸入接腳，必需將之連接於VDD(+)或VSS(GND)，否則將使元件特性改變，且可能增大耗用電流。 (4) 當元件尚未接入工作電壓時，絕不可將輸入信號接至該ＣＭＯＳ信號輸入接腳上。 CMOS原理 CMOS是較新的科技，在幾乎沒有電流需求下，藉由互補的MOS電晶體來實現邏輯函數。這使得邏輯閘在使用電池為電源的裝置上極有用處。而工作電壓可低到3伏特和高到15伏特。VLSI(超大型積體電路)，意思是將1000以上的邏輯閘電路製作在同一顆晶片上，VLSI技術之所以能發展起來，全是拜MOS電晶體的發明所賜，若沒有MOS電晶體的出現就不會有VLSI也不會進而有ULSI(極大型積體電路)。MOS(Metal-Oxide Semiconductor):可分為pMOS、nMOS與CMOS，製程較為簡單、電路密集度高、面憤小，不過速度較慢。BiCMOS(Bipolar Complementary-MOS):利用BJT的高驅動能力來當輸出級，因此具有BJT的快速、MOS的高密集度等優點，但製程相當複雜。 MOS製程可以分成以下三種：pMOS、nMOS和CMOS。 (一) pMOS在MOS製程技術中是最簡單，所以被應用的最早。其是利用電洞來導電，所以速度會變得較慢。 ???(二) nMOS則是利用電子來做傳導的工作，因為電子的漂移速度約為電洞的二至三倍，因此在相同的條件下，nMOS製程的電路可以工作得比pMOS還要來得快。 (三) CMOS則是同時包含了nMOS和pMOS，因此製程技術變得較為複雜。通常在CMOS電路中成對的包含nMOS和pMOS電晶體，在穩態時只有一組電晶體能夠導通，所以可以說沒有靜態功率(static power)消耗，為目前最省功率的一種電路，正因如此成為現今流行的技術之一。 MOS的特性與基礎　 ()加強型MOS ?MOSFET其結構是金屬、氧化物、矽半導體層層重疊而得。其中氧化物(SiO2)是作為絕緣體之用，金屬主要是用來傳遞訊號，矽半導體則構成電晶體的主要部份。矽半導體可分成n型與p型，MOS也因此分成nMOS與pMOS。以下將簡單介紹這兩極MOS的結構特性與操作模式。 (1)nMOS 圖1.1是基本結構圖。源極與汲極透過金屬與n型半導體區域相接，但閘極與通道之間有一薄的絕緣體(SiO2)阻隔。在MOS製作完成之後通道是不存在的，而它的存在與否視閘電壓(VGS)的大小而定。基體(SS)通常是電路與電路的最低電壓相接。在VDS＞0時，若VGS＞0，使得閘極與汲極相對於源極為正電位，閘極之正電位將使得p型基體的電洞沿著SiO2邊緣離開此區域，造成電子往這一區域靠攏而累積。當VGS繼續增加，電子集結的區域慢慢擴大，靠近SiO2表面的電子濃度持續增加直到最後汲極電流(ID)能明顯增加時，通道於是建立起來，這時VGS的電壓稱為臨界電壓(Vth)。 隨著VGS增加超過臨界電壓，感應通道自由載子的密度將增加，汲極電流也增加。當我們將VGS固定，VDS持續增加時，汲極電流將會持續增加而保持定值，稱為飽和(Saturation)。若VDS再持續增加將會導致崩潰(Break down)情況發生。在VGS＞Vth的條件下，當VDS=VGS-Vth時，MOS剛好達到飽和狀態的條件，若VDS＞VGS-Vth，MOS就進入飽和區工作。如果VDS＜VGS-Vth，那麼MOS便在線性區工作。反過來說，若VGS＜Vth，MOS就工作在截止區，此時通道截止且無電流通過，可視為開關在開路的狀態。 總而言之，在VGS＜Vth時，MOS不導通，因此汲極電流ID為0mA。在VGS＞Vth時，MOS開始導通，汲極電流與閘源極電壓的關係式可以表示成: ??????? ID=(μCoxW)/2L*(VGS-Vth)2 ，當MOS飽和時(VDSVGS-Vth) ??????? ID=(μCoxW)/2L*(2(VGS-Vth)VDS-V2DS)，當MOS在線性區時(VDSVGS-Vth) 從上式我們了解當W＞L所能流過的電流愈大，使你設計的電路速度變快，當然面積也會稍微大。通常一開始著手你的設計時會先採用最小的尺寸來設計，再根據速度的要求來調整MOS的長寬(L/W)比值。在數位積體電路中一般的MOS只在截止區和飽和區兩區域切換工作，因此，在學習設計CMOS積體電路時都習慣將MOS