03_系统总线讲述.ppt

第3章 系统总线 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 VL-BUS VL-BUS是由CPU总线演化而来的，采用CPU的时钟频率达33MHz、数据线为32位 配有局部控制器，通过局部控制器的判断，将高速I/O直接挂在CPU的总线上，实现CPU与高速外设之间的高速数据交换。 PCI(Peripheral Component Interconnect) PCI总线与CPU频率无关,采用33MHz总线时钟,数据线32位(可扩至64),数据传输率132MB/s～246MB/s。 与ISA,EISA总线均可兼容,支持突发方式,速度快， PCI总线相当于CPU与外设间的一个中间层。 PCI控制器有多级缓冲,可把数据快速写入其中。写入过程中,CPU可以执行其他操作,可以并行工作。 PCI总线支持两种电压标准：5V与3.3V。 PCI为用户提供了真正的即插即用功能。 可扩充性好,可以采用多层结构提高驱动能力 还配有延时器,规定使用PCI总线的最长时间周期,CPU通过它来优化系统的性能。 3.4 总线结构 3.5 总线控制 (1)同步通信 通信双方由统一时标控制数据传送为同步通信。 时标通常由CPU的总线控制部件发出，或由每个部件各自的时序发生器发出,总线控制部件发出的时钟信号进行同步。图示。 这种通信的优点是规定明确、统一，模块间的配合简单一致。 缺点是主从模块须在限定时间内完成规定要求, 不同速度部件必须按最慢速度部件来设计公共时钟，效率低，使用受局限，灵活性差。 同步通信一般用于总线长度较短，各部件存取时间比较一致的场合。 * * 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质 串行 并行 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 中央处理器 CPU I/O总线 M 总 线 3.1 主存 I/O接口 I/O 设备1 I/O 设备2 … … I/O接口 I/O接口 I/O 设备n 单总线（系统总线） 2. 单总线结构框图 CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 … I/O 设备n I/O接口 … 3.1 3. 以存储器为中心的双总线结构框图 系统总线 主存 CPU I/O接口 I/O 设备1 … I/O 设备n I/O接口 … 存储总线 3.1 1.片内总线 2.系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 3.通信总线 串行通信总线 并行通信总线 传输方式 3.2 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 CPU 插板 主存 插板 I/O 插板 一、总线物理实现 BUS 主板 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸、形状、管脚数　及　排列顺序 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系 3.3 地址 数据 控制 三、总线的性能指标 1. 总线宽度 2. 标准传输率 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数（MBps） 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 3.3 ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB 模块 系统 总 线 标 准 四、总线标准 系统 模块 3.3 标 准 界 面 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0) 普通无屏蔽双绞线 带屏蔽双绞线 最高 串行接口 总线标准 USB 数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口 串行通信 总线标准 RS-232 266 MBps 533 MBps 66.7 MHz（独立） 133 MHz（独立） 32 AGP 132 MBps 528 MBps 33 MHz（独立） 64 MH