数字电子技术包晓敏第3章组合逻辑电路课件教学.pptVIP

第3章 组合逻辑电路 4选1数据选择器功能表 1 1 0 0 1 0 1 0 0 0 0 0 0 1 地址 使能 输出 输入 74x153——双4选1数据选择器 A0 A1 D10 1Y D11 D12 2Y D13 D20 D21 D22 D23 74X153 7 5 14 2 1 6 4 3 15 10 9 11 12 13 D10 D20 D11 D21 D12 D22 D13 D23 D10 0 D11 0 D12 0 D13 0 0 D20 0 D21 0 D22 0 D23 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 X X 1Y 2Y A1 A0 输出 输入 2．集成数据选择器 74x151——8选1数选器 当 时 例：试用一个双4选1数据选择器74LS153接成一个8选1数据选择器。 例：试用一个双4选1数据选择器74LS153实现逻辑函数： 解：令 3．数据分配器 3.3.4 加法器 （1）1位加法器 S=A⊕B= A·B+A ·B CO=A·B 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 A B 输入 S CO 输出 半加器 全加器——74LS183双全加器 　 全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn 。 Sn Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 An Bn Cn-1 （2）多位加法器 串行进位加法器 集成的4位超前进位加法器74HC283 用加法器设计组合逻辑电路 8421BCD码 0011 余3码 　　例：将8421BCD码转换成余3码。 　　余3码＝8421BCD码＋3(即0011) 3.3.5 数值比较器 数值比较器：能够比较数字大小的电路。 由真值表写出逻辑表达式： 由表达式画出逻辑图。 0 0 0 1 1 0 1 1 A B 输 出 输 入 0 0 1 0 1 0 1 0 0 0 0 1 FA＞B FA＜B FA=B 真值表 （1）1位数值比较器 （2） 4位二进制数比较器——集成数值比较器7485 （3）数值比较器的位数扩展 串联方式 用2片7485组成8位二进制数比较器。 并联方式： 并联方式比串联方式的速度快。 用5片7485组成16位二进制数比较器 3.4 用中规模集成电路设计组合逻辑电路 3.4.1 用编码器设计组合逻辑电路 【例】 用两片8线-3线优先编码器74148组成16线-4线优先编码器，其逻辑图如图所示，试分析其工作原理。 【例】 试用8线-3线优先编码器74148组成8421编码器。 3.4.2 用译码器设计组合逻辑电路 【例】 用74138和适当的门电路设计一个一位的二进制全减器。 【例】 用74138和适当的门电路实现逻辑函数 【例】试用3线-8线译码器构成的1分8数据分配器。 3.4.3 用数据选择器设计组合逻辑电路 1．用数据选择器实现逻辑函数 【例】 利用8选1数据选择器74HC151实现逻辑函数 。 2．数据选择器的扩展 （1）字扩展 【例】 用四片8选1数据选择器74LS151和1片2线-4线译码器构成一个32选1数据选择器。 （2）位扩展 【例】 用一位8选1数据选择器构成一个两位的8选1数据选择器。 3．实现并行数据到串行数据的转换 3