DSP存储器及扩展接口题稿.pptVIP

第二讲 内容回顾 1、系统时钟 1）DSP时钟：30MHz，5倍频；2）高/低速外设时钟设置与使能 DSP原理及其应用技术 3.1 存储器概述 F281X的存储器 CPU及内部总线 Functional Overview Memory Map 3.2 片内存储器与寄存器 F281X 的Flash地址表 F2812的配置寄存器 Flash初始化 外设寄存器空间 外设寄存器帧0 外设寄存器帧1 外设寄存器帧2 存储器和寄存器的等待状态 外设寄存器的进一步说明 3.3 外部扩展接口 外部接口框图 外部接口的时钟配置 对XINTF空间的访问 访问周期的计算（不使用XREADY信号） XTIMCLK和XCLKOUT的波形 XTIMCLK和XCLKOUT的波形 XREADY信号 读周期波形（XTIMCLK＝SYSCLKOUT） 写周期波形（XTIMCLK＝SYSCLKOUT） 对XREADY信号的讨论 XINTF的初始化 DSP的工作模式 XINF的DMA操作 3.4与外部存储器的接口 与RAM接口原理图 写周期分析 读周期分析 思考题 外部接口支持程序/数据存储器的DMA传输，如从外部存储器加载引导程序，DMA操作由/XHOLD和/XHOLDA信号控制。 DMA操作步骤： 外设产生一个低电平信号送/XHOLD引脚； DSP完成对所有外部接口的访问后将/XHOLDA引脚置为低电平（设置XINTCNF2寄存器）； 随后XINF的总线处于高阻状态（地址、数据、读写与片选信号），DSP可以继续执行片内程序存储器中的程序； 其它设备可以控制对外部程序、数据存储器的访问； DMA操作完成后送高电平信号至XHOLD引脚。 提示：DMA过程DSP芯片可使外部总线处于三态，但本身并不具备DMA控制能力，需要外设扩展专门的DMA控制芯片。 TSSOP44 CY7C1021V33 特点： 3.3V电压（3.0-3.6V） 高速（10/12/15ns） 片选无效时自动降低功耗 200mA 200mA 5mA 100 100 100 110 XINTCNF.bit.XTIMCLK = 0 XTIMING6.bit.XWRLEAD = 1; XTIMING6.bit.XWRACTIVE = 1; XTIMING6.bit.XWRTRAIL = 0; XTIMING6.bit.X2TIMING = 0 8 Address Set-up to Write End tAW 8 WE Pulse Width tPWE 9 CE Low to Write End tSCE 12 Write Cycle Time tWC min 100 100 100 XINTCNF.bit.XTIMCLK = 0 XTIMING6.bit.XRDLEAD = 1; XTIMING6.bit.XRDACTIVE = 0-2; XTIMING6.bit.XRDTRAIL = 0; XTIMING6.bit.X2TIMING = 0 12 6 OE Low to Data Valid tDOE 12 CE Low to Data Valid tACE Read Cycle Time tRC min max 如何通过软件判断内部RAM单元或外部RAM芯片是否工作正常？对于FLASH或EPROM等程序存储器芯片如果诊断？ 外部扩展接口（XINTF）适于扩展那些外设芯片？ F2812提供了3个供外设使用的片选信号，如果扩展的外设芯片超过三个，如何分配这些外设的地址？ 针对CY7C1021V33与DSP接口的时序分析结果，考虑硬件电路实现时还受那些因素影响？ 即教材中第四章内容。 主要的控制信号：/XWE、 / XRD、XR /W。读写信号的两种方式可分别适合Intel和Motolora芯片的读写控制。 其它信号可置为固定电平，如： XREADY＝1 XMP/MC＝0 XHOLD＝1 （XHOLDA为输出引脚，可悬空） 与8051单片机的外部总线比较（低8位地址和8位数据总线复用，由ALE信号和锁存器分离出）。 5个独立的存储空间：Zone0、Zone1、Zone2、Zone6、Zone7。 共用3各片选信号：/XCS0AND1、 /XCS2、 /XCS6AND7。 见图4.1，P58 C系列和F系列的区别在于芯片提供Flash还是ROM。通常用F系列芯片。 M0、M1：各1K×16位 L0、L1：各4K×16位 H0：8K×16位 Flash：128K×16位 BootRom：4K×16位，固化有引导程序 地址范围： M0：0x000000—0x0003FF; M1：0x000400—0x0007FF L0：0x008000—0x008FF