西南交大数字电子技术第4章范例.ppt

4.2.4同步时序电路的设计 4.3.1寄存器 一个触发器可以存储一位二值信息，n个触发器可以存储n位二值信息。 由四个D触发器构成的四位寄存器 CP上升沿时，各 个触发器的Q端都 按照其状态方程 变化。 4.3.2移位寄存器 移位寄存器不仅具有数据存储功能，而且存储的数据在时钟信号的控制下可以进行逐位左移或右移。 1.单向移位寄存器 4.3.2移位寄存器 在 CP上升沿时，FF1~FF3触发器都按其左边触发器原来的状态变化，即FF0~FF2中原来的数据依次右移一位，而DSI的数据移入FF0。 经过四个时钟信号周期后，可以将串行输入的四位数据转换为并行输出。 (2)双向移位寄存器 实现数据的左移和右移双向移动 4.3.2移位寄存器 双向移位寄存器74LS194其逻辑图和功能表 该寄存器具有数据保持、右移、左移、并行输入和并行输出的功能。其中DIR为数据右移串行输入端，DIL为数据左移串行输入端，D0~D3－数据并行输入端，Q0~Q3－数据并行输出端，S1、S0－工作状态控制端。 4.3.3计数器 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。 计数器分类： (1)按电路的时序分为： 同步计数器 异步计数器 (2)按计数数值增减分为：加计数器 减计数器 可逆计数器 4.3.3.1计数器实现原理 1.异步二进制计数器的实现 用异步电路实现计数器时，首先每个触发器应该接成计数状态，即状态方程必须为 ，然后就是确定触发器的时钟。按照二进制加法规则，如果触发器状态已经为1，则再有时钟信号到来时，状态应回0，并向高位送出进位信号（以使下一个触发器状态翻转）。所以，由上升沿触发的触发器构成一位加计数器时，其进位信号是 ，而由下降沿触发的触发器构成一位加计数器其进位信号是 。同理可标出借位信号。 4.3.3.1计数器实现原理 例如用下降沿触发的JK触发器构成的四位二进制加计数器： 状态转换表： 4.3.3.1计数器实现原理 时序图： Q0的周期是CP的2倍，Q0叫2分频输出端。 Q1的周期是CP的4倍，Q1叫4分频输出端。 Q2的周期是CP的8倍，Q2叫8分频输出端。 Q3的周期是CP的16倍，Q3叫16分频输出端。 4.3.3.1计数器实现原理 例如用下降沿触发的JK触发器构成的四位二进制减计数器： 状态转换表： 1 1 1 1 Q CP 借位 3 Q 2 Q 1 Q 0 Q 3 Q 2 Q 1 Q 0 Q 3 Q 2 Q 1 Q 0 J 3 K 3 CP 3 J 2 K 2 CP 2 J 1 K 1 CP 1 J 0 K 0 CP 0 R d 进位 4.3.3.1计数器实现原理 2.同步二进制计数器的实现 用同步电路实现计数器，系统用的统一的时钟，不涉及时钟信号的选择问题。主要的问题是各触发器的驱动信号的选择. （1）同步4位二进制加计数器 在n位二进制加法中，如果第i位以前各位都为1，则低位再计入1（有脉冲到来）时，第i位状态翻转。 4.3.3.1计数器实现原理 如果用T触发器构成同步计数器，则第i位触发器的输入表达式应为： 而最低位每计入一个脉冲状态翻转一次。 一个同步4位二进制加计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1 T1=Q0