一种基于FPGA和DDS技术的跳频信号源的研制.pdfVIP

一种基于FPGA和DDS技术的跳频信号源的研制 刘继承【11邵定蓉李暑坚朱进洲 北京航空航天大学电子工程系 100083 (1E-maih Yjb!．j￡壁§Q吐：!Q里) 摘要跳频信号源是跳频通信系统中的关键部件，它的好坏直接影响跳频系统的同步及数 据解调。本文讨论了一种基于FPGA(Field Gate Programmable Digital 器件AD9852，其中频率控制字存储在FPGA内部RAM单元中，FPGA通过40针 总线接口向AD9852写入频率控制字。该信号源具有可编程、可升级的优点。 关键词 DDSFPGA频率合成器跳频通信 在众多的通信技术当中，扩频通信技术由于具有独特的抗干扰能力以及宽的使用频带而 在军事通信领域备受青睐。根据扩频通信调制方式的不同，它可以分为直接序列扩频方式 (DS)、跳频方式(FH)、跳时方式(FT)及兼有以上方式中二种以上的混合方式。其中跳频 通信具有保密性好、不易受远近干扰和多径干扰的影响等优点，是一种很有前景的通信方式。 跳频系统的频率跳变，受到伪随机码的控制。不同的时间及不同的伪码相位，频率合成器产 生的相应频率也不同。我们把跳频系统的频率跳变规律称为跳频图案。跳频图案是时间和频 率的函数，故又称为时间．频率矩阵，简称时频矩阵，时频矩阵可直观描述出频率跳变规律， 如图1所示。 嬲 fN 嬲 fN-1 绷 Y／,4 黝 ● ●●●● ● 嬲 ● 绷 ● f3 嬲 f2 夕，／／ f1 ／．／／4 图1时频关系矩阵图 跳频图案的设计是跳频通信系统的一个关键问题，直接影响到跳频系统的保密、抗干扰， 多址等性能。一般要求跳频图案的周期要长，长到实际通信中跳频图案不重复，这就要求控 制跳频图案的伪随机码周期要长，即移位寄存器的级数要大。 280 1基于FPGA和DDS技术的跳频信号源的设计 跳频信号源即为载波频率按照一定跳频图案跳变的信号发生器。设计一个性能优异的跳 频信号源，困难在于其优良的频谱性能。我们提出了一种基于FPGA[11【21和DDS技术的跳频图 案的设计方案。指标如下：跳速：600跳／s；跳频点数：20个；跳频基带：3．4MHz；跳频带宽： 控制字，定时写入频率控制字的功能，AD9852则实现频率合成输出。其中，频率合成器DDS 是跳频信号源中的一个关键部件，其原理如图2所示。这种频率合成器工作频率高，可达GHz 数量级；分辨率高，可达1Hz以下，稳定度高；体积小，重量轻，集成度高，这些都是其他 频率合成器件所难以比拟的。AD9852是近年推出的高速芯片，具有小型的80管脚表贴封装形 式，其时钟频率为300Ml-Iz，并带有两个12位高速正交D／A转换器、两个48位可编程频率寄 存器、两个14位可编程相位 图2 DDS原理框图 移位寄存器、12位幅度调制器和可编程的波形开关键功能，并有单路FSK和BPSK数据 接口，易产生单路线性或非线性调频信号。当采用标准时钟源时，AD9852可产生高稳定的频 率、相位、幅度可编程的正、余弦输出，可用作捷变频本地振荡器与各种波形产生器。AD9852 提供了48位的频率分辨率，相位量化到14位，保证了极高频