一种高速CMOS模拟开关的研制.pdfVIP

一种高速CMOS模拟开关的研制 胡永贵蒲大勇李俊 (信息产业部电子24研究所模拟集成电路国家重点实验室重庆400060) 摘要本文介绍了一种高速CMOS模拟开关的研制，在TTL电平转换上采用两个支路同时 工作，独特的衬底偏置设计保证开关的高速性能，在工艺上采用SI栅自对准CMOS 工艺，研制的开关的导通和关断时间小于50ns。 关键词CMOS开关SI栅自对准 1引言 在数据采集系统中，要求越来越快的采集速度，对数据的传输和采集提出更高的要求， 这就要求CMOS开关的导通和关断时间要快，然而CMOS模拟开关的电路结构基本一定的情 况下，为了提高高速性能，尽量提高电平转换点、减少由门级数引起的延迟时间，在设计上 使用两支路同时工作使传输门的PMOS、NMOS管栅上的时间信号延迟尽量一致。在版图设 计上尽量将芯片面积作小，同时为了消除引线长度对速度的影响，采用双层布线。在工艺上 LDD工艺来减小漏电和提高工作电压。作出的SB809模拟开关具有速 采用硅栅自对准CMOS 水平。 2电路设计 (1)电原理框图 。 A 图1CMOS模拟开关电原理图 该电路由电平转换、开关两部分组成。当A为低电平时开关导通，A为高电平时开关关 断。 (2)主要性能参数指标 开关导通电阻 50Q nA 关断漏电流 10 nA 导通漏电流 10 导通时间 50ns 关断时间 50ns 162 该电路的主要难点是电路的工作速度小于50 ns，开关漏电流小于10 m～，为此我们采用 在TTL电平转换上采用两个支路同时工作，独特的衬底偏置设计保证开关的高速性能。 (3)电平转换 了尽量提高电路的速度，要做到转换点较高、电路中门的级数应尽量少，传输门PMOS、 NMOS管栅上的时间延迟应一致。为此：将电平转换点设在2．OV_2．2V之间。首先将TTL电 平转化为O—15V电平，其次将0—15V电平转换为±15V，在管子尺寸设计上做到保证开关 导通时间和关断时间一致，即要求匹配性设计，其波形如图3所示： vout2 图3 电平转换及波形图 (4)开关设计 t 图4CMOS开关电路图 开关管由传输门组成，它主要影响开关的导通电阻，对N、P管的宽长比有一定的要求， 此外衬偏设计也很讲究，由于本电路的一个重要指标是高速性能，在传统的衬底偏设计稍微 改进为以上的衬底偏设计，能满足开关时间等重要参数。 3工艺制造 我们采用硅栅自对准CMOS工艺，其工艺流程如下： 163 场氧一光刻一予氧一注硼一推阱一漂Si02一予氧一套刻一注硼一套刻一注磷一LPCVD Si02-ACTIVE光刻一栅氧一LPCVD Poly一掺杂一光刻一注磷一推进-PSD光刻一PSD注入 一NSD光刻一NSD注入一LPCVD 通孔一SIAL—METAL2光刻一合金一钝化一光刻一中测一后工序封