基于DSP的实时语音压缩编解码系统的设计与实现.docVIP

基于DSP的实时语音压缩编解码系统的设计与实现 　　随着科学技术的不断革新，我国的通信行业也得到了蓬勃的发展，在这种大背景下，通信技术必须进行不断的更新换代才能满足时代的发展，这就要求从事通信专业的人员不仅要很好地掌握通信知识，更要有良好的创新能力，要充分开拓思维，不断学习新知识，为我国通信事业的发展做出贡献。文章设计并实现了基于DSP的实时语音压缩编解码系统。 　　【关键词】DSP 实时语音压缩编解码系统 设计 实现 　　信源是现代通信中最重要的组成之一，如果不做任何处理直接通过信道传输，就会因大量的冗余成分而给宽带造成非常大的浪费。因此，在传输前必须要对信源进行压缩处理，也就是信源编码。由于语音信号是模拟信号，所以在现代数字通信系统使用前要对其进行数字转换，然后压缩处理进行储存或者传输。处理后的语音信号传输到接收端，再进行解压处理，然后将数字化信息还原成原始的模拟信号，整个过程就是实时语音压缩编解码技术。目前通用的语音编解码技术有波形编码、参数编码以及混合编码三。 　　1 实时语音编解码系统硬件设计 　　1.1 总体结构 　　文章设计的实时语音压缩编解码系统基于DSP芯片的一路话音编译码器，总体结构见图1。 　　硬件系统由DSP系统模块、音频接口模块、USB接口模块、外围存储器扩展及地址译码CPLD模块、电源及复位电路模块等组成。 　　其工作过程为：首先通过音频接口芯片将模拟语音信号数字化，转换成8KHz，采样精度为16位的数字信号，然后通过McBSPO传送到DSP内部缓冲区，当缓冲区内的数据达到一定帧长后，编码算法就会将数字信号编成码流，码流通过数字接口输送到信道，信道会进行二次编码后传输。同时，码流通过信道到达DSP后，在DSP内部接收缓冲区进行解码处理，然后传送给数模转换器将数字化的语音信息转换成原始的模拟语音信号，然后输出。 　　1.2 各功能模块的硬件设计 　　1.2.1 DSP系统模块 　　本系统的核心是DSP，语音压缩算法的实现以及控制外围器件都要靠DSP来进行，因此，DSP芯片的选择至关重要。 　　DSP具有高速运算能力，并且芯片上的资源和接口非常丰富，能够进行复杂的数字信号处理算法，是实现实时语音编解码系统的最佳选择。一般情况下，语音压缩编码对DSP有一些要求，如工作频率、储存空间大小等等；此外，还需要多个双向同步串口，来实现语音以及码流的输入输出。综合考虑，文章选用的芯片是TI公司TMS320VC54x系列中的TMS320VC5416（简称VC5416）。 　　1.2.2 DSP模块设计 　　本次设计中的模块包括DSP的核电压1.6V以及I/O电压3.3V供电管脚，以管脚CLKMD 1-3作为时钟模式，引脚MP/MC为微处理器/微计算机模式，复位引脚RS，JTAG部分用来硬件实时仿真和调试，还有中断引脚以及晶振等。 　　系统设计能够通过跳线设置DSP的工作和时钟模式，DSP的外部时钟源由晶振电路提供。 DSP的时钟供给方式有两种，一种是以内部振荡器经过倍频的方式；另一种是依靠外部有源晶振提供。以管脚CLKMD 1-3跳线选择使用时钟供给的方式。由于芯片内部的逻辑电路会受到内部振荡器的影响，所以通常选择外部晶振的时钟供给方式。 　　JTAG 是标准的仿真接口，可为DSP芯片完成CCS链接可硬件电路提供渠道，从而实现程序下载以及在线调试。JTAG接口包含5个标准信号引脚和2个仿真信号引脚。信号缓冲必须准确无误，以便硬件仿真器和DSP系统能够接收高?|量的信号，所以仿真信号引脚必须满足提供小于10us的信号上升时间。 　　1.2.3 音频接口模块设计 　　音频接口模块的任务是进行音频信号采集、滤波和合成语音信号的转换以及放大和回放。系统对其采样频率、精度以及实时性都提出了较高要求。本次设计选用了Codec芯片TLV320AIC23（简称AIC23），不仅能够满足系统要求，价格也比较便宜，其与DSP硬件连接原理见图2。 　　1.2.4 USB接口模块设计 　　由于DSP工作频率较高，数据读写周期非常短，串口与PC机进行通信的传输速率较低，不能满足实时控制的目的，而USB接口模块能够实现PC机和DSP之间的高速实时通信，达到实时控制DSP的目的。 　　2 实时语音编解码系统软件设计 　　2.1 音频接口模块软件设计 　　音频接口模块的数字以及控制接口分别通过多通道缓冲串口连接到DSP，多通道缓冲串口的寄存器较多而且配置复杂，寄存器的访问通常选择子寻址方式。每个多通道缓冲串口都有15个寄存器一起占用DSP芯片的一个地址单元。子地址寄存器通过子数据寄存器将数据读取和写到子地址寄存器指定的寄存器中。本设计在本着程序简洁的目的，寄存器的配置采用函数MCBSPx_SET