计算机组成原理3.4终稿.pptx

第3章 CPU子系统 西南石油大学计算机科学学院 主讲教师 李 建 联系电话 02883032835 E_mail：lijian2835@163.com 2 需解决的关键问题：如何以加法器为基础，实现各种运算处理。 解决思路： 复杂运算 四则运算 加法运算 解决方法： 在加法器的基础上，增加移位传送功能，并选择输入控制条件。 3.4 运算部件 3.4 运算部件 4 加法单元的输入：Ai Bi Ci-1 加法单元的输出：?i Ci A = A15 A14 ? ? ? Ai ? ? ? A0 B = B15 B14 ? ? ? Bi ? ? ? B0 Ci Ci-1 ? = ?15 ?14 ? ? ? ?i ? ? ? ?0 概念：全加器？半加器？ 如何构成一位二进制加法单元？ 3.4.1 加法单元 5 （本位操作数） （低位进位） （本位进位） （本位和） 一、加法单元（全加器） 一个输入为1时， ∑i为1，Ci为0； 两个输入为1时， ∑i为0，Ci为1； 三个输入为1时， ∑i为1，Ci为1。 3.4.1 加法单元 6 （1）逻辑一（全加器）图3-23(a) 3.4.1 加法单元 7 （2）逻辑二（全加器）图3-23(b) 3.4.1 加法单元 3.4 运算部件 9 串行加法器和并行加法器 串行加法器 用一个全加器进行n位字长的加法运算。 特点：器件少，但运算速度慢，因为运算数据需逐位串行送入加法器进行运算。 并行加法器 由n个全加器组成(n为字长)，数据的各位同时运算。 思考题： 设计一个16位的串行加法器。 3.4.2 加法器与进位逻辑 10 并行加法器（N位全加器） （1）特点：各位同时相加。 例. 8位数相加。 （2）影响速度的主要因素 进位信号的传递时间。 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 0 0 3.4.2 加法器与进位逻辑 11 1. 进位信号的基本逻辑 所以 Ci = Gi + Pi Ci-1 进位产生函数 进位传递函数（进位条件） 本地进位、绝对进位 条件进位、传递进位 3.4.2 加法器与进位逻辑 12 2. 串行进位 特点：进位信号逐位形成。 设n位加法器 逻辑式： 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 0 0 C1 = G1 + P1C0 C2 = G2 + P2C1 Cn = Gn + PnCn-1 3.4.2 加法器与进位逻辑 13 3. 并行进位 特点：各位进位信号同时形成。 逻辑式(设n位加法器) C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2G1 + P2P1C0 Cn = Gn + PnCn-1 = Gn + PnGn-1 + …+ PnPn-1…P2P1C0 n + 1 项 3.4.2 加法器与进位逻辑 14 4. 分组进位（组内并行、组间并行） 设16位加法器，4位一组，分为4组： 4位 4位 4位 4位 第4组 第3组 第2组 第1组 C16 ~ C13 C12 ~ C9 C8 ~ C5 C4 ~ C1 C0 C16 C12 C8 C4 分级同时进位 组间进位:C4C8C12C16用CI CⅡ CⅢ CⅣ表示 组内进位:C1~C3、C5~C7、C9~C11、C13~C15 3.4.2 加法器与进位逻辑 15 2009 SCS-SWPU 计算机组成原理 第1组组内： C1 = G1 + P1C0 C2 = G2 + P2G1 + P2P1C0 C3 = G3 + P3G2 + P3P2G1 + P3