组合逻辑电路和时序逻辑电路.docVIP

课题 第十四章组合和时序逻辑电路 第一节集成门电路 课型 新课 授课班级 授课时数 2 教学目标 1．了解TTL门电路的有关使用知识。 2．了解CMOS门电路的有关使用知识。 教学重点 1．TTL门电路的有关使用知识。 2．CMOS门电路的有关使用知识。 教学难点 TTL门电路和CMOS门电路的使用知识。 学情分析 教学效果 教后记 A、复习 基本逻辑门电路的逻辑功能。第节如图集成与非门T4000（74LS00）的外形及外引线排列图，T4000（74LS00）是四2输入与非门。。 74LS00的外形图及外引线排列图。 74LS11的的外形图及外引线排列图。 74LS04的的外形图及外引线排列图。 74LS02的的外形图及外引线排列图 (a) 引脚排列图 (b) 逻辑符号 OC门的的外形图及外引线排列图与电源相连。 （2）三态输出门（TS门） 具有三种输出状态高电平、低电平、高电阻的门电路，称为三态门电路。如图所示为三态门的逻辑符号，是在普通门电路的基础上，多了一个控制端或EN，称为使能端。 (a) =0有效 (b) =1有效 三态门的逻辑符号 图（a）中，低电平有效。即当=0时，其逻辑功能与普通与非门功能相同。而当=1时，输出呈现高阻状态，输出端相当于断路状态。 图（b）中，EN高电平有效。即当EN=1时，其逻辑功能与普通与非门功能相同。而当=1时，输出呈现高阻状态，输出端相当于断路状态。 3．TTL门电路使用注意事项 （1）TTL集成电路引脚排列方法 如下图所示，（a）图为TTL集成门电路外形图，（b）图为引脚排列图。TTL集成电路通常是双列直插式，不同功能的集成电路，其引脚个数不同。引脚编号排列方法是：把凹槽标志置于左方，引脚向下，逆时针自下而上顺序排列。 (a) 实物图 (b) 引脚排列图 TTL集成电路的引脚识别 （2）多余或暂时不用的输入端的处理 ① 暂时不用的与输入端可通过1 kΩ电阻接电源，或电源电压小于等于5 V可直接接电源。 ② 不使用的与输入端可以悬空（悬空输入端相当于接高电平1），不使用的或输入端接地（接地相当于接低电平0）。实际使用中，悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不提倡。 ③ 将不使用的输入端并接在使用的输入端上。这种处理方法影响前级负载及增加输入电容，影响电路的工作速度。 ④ TTL电路输入端不可串接大电阻，不使用的与非输入端应剪短。 （3）输出端的处理 ① TTL一般门电路输出端不允许线与连接，也不能和电源或地短接，否则将损坏器件。 ② OC门和三态门电路可以实现线与连接。 （4）其他注意事项 ① 安装时要注意集成块外引脚的排列顺序，接插集成块时用力适度，防止引脚折伤。 ② 焊接时用25 W电烙铁比较合适，焊接时间不宜过长。 ③ 调试使用时，要注意电源电压的大小和极性，尽量稳定在+5 V，以免损坏集成块。 ④ 引线要尽量短，若引线不能缩短时，要考虑加屏蔽措施。要注意防止外界电磁干扰的影响。 二、CMOS集成逻辑门电路 除了三极管集成电路以外，还有一种场效应管组成的集成电路，这就是MOS电路。MOS集成电路按所使用的管子不同，分为PMOS电路、NMOS电路和CMOS电路，这里主要介绍应用最多的CMOS集成门电路。 1．CMOS集成逻辑门电路 （1）CMOS与非门 如图所示为集成四-二输入与非门CC4011的外形图和外引脚排列图。其逻辑表达式为。 CC4011引脚排列图 （2）CMOS或非门 如图所示为集成四-二输入或非门CC4001的外形图和外引脚排列图。其逻辑表达式为。 CC4001引脚图 2．CMOS数字集成电路的特点 CMOS数字集成电路主要有如下特点。 （1）静态功耗低 电源电压=5 V时，中规模数字集成电路小于25 ~100 。 （2）工作电源电压范围宽 对电源电压基本不要求稳压，CC4000系列的电源电压为3 V~15 V，HCMOS电路为2 V~6 V。 （3）逻辑摆幅大 输出的低电平接近为0 V，输出的高电平接近于电源电压。所以，输出逻辑电平幅度的变化接近电源电压。 （4）噪声容限大 高低电平噪声容量一样大，为30%且随着电压的提高而增大。 （5）输入阻抗高 在正常工作电源电压范围内，输入阻抗可达以上。因此，其驱动功率极小，可忽略不计。 （6）扇出系数大 CMOS门电路带负载能力强且仅受负载电容的限制，输出端可带50个以上的同类门电路。 3．CMOS门电路使用注意事项 （1）测试CMOS电路时，禁止在CMOS本身没有接通电源的情况下输入信号