自考计算机系统结构重叠流水和向量处理机.pptVIP

第5章 重叠、流水和向量处理机 5.1 重叠方式 5.2 流水方式 5.3 向量的流水处理与向量流水处理机 5.4 指令级高度并行的超级处理机 习题 * * 5.1 重叠方式 5.1.1 基本思想和一次重叠 5.1.2 相关处理 5.1.1 基本思想和一次重叠 指令的重叠解释是在解释第k条指令的操作完成之前，就可开始解释第k+1条指令。显然，重叠解释并不能加快一条指令的解释，但却能加快相邻两条以至整段程序的解释。 分析指令重叠过程，首先看取指k+1与分析k。它们在时间上重叠，但取指要访问主存，分析中取操作数也可能访问主存，这样，在一般的指令和数据混存于同一台机器的情况下，就出现了主存冲突问题。 一种方法让操作数和指令分别存放在两个独立编址且可同时访问的存储器中。这有利于实现指令的保护，但增加了主存总线控制的复杂性及软件设计的麻烦。 第二种方法是采用多体交叉主存结构，尽量让第k条指令的操作数与第k+1条指令不在同一个存储体内，就能在一个主存周期取得。但如果正好共存于同一个存储体就不能重叠了。 第三种方法是增设采用先进先出方式工作的指令缓冲寄存器。可乘主存有空时，预取下一条或几条指令存于指缓中。 接着，看执行k与分析k+1。为了实现它们的重叠，硬件上应有独立的指令分析部件和指令执行部件。而且，由于执行时间的不同，还需在硬件上解决控制上的同步问题。此外，当第k条指令是转移指令时，还需采用延迟转移技术使重叠效率不致下降。 在控制上还需解决邻近指令之间可能出现的数和指令相关的问题。 5.1.2 相关处理 1.指令相关的处理 如果采用机器指令可修改的办法经第k条指令的执行来形成第k+1条指令，由于在执行k的末尾才形成第k+1条指令，按照一次重叠的时间关系，为避免出错，第k、k+1条指令就不能同时解释，这时这两条指令之间就发生了指令相关。 为解决指令相关问题，可设置一条“执行”指令解决。在这条执行指令中，被修改的指令以“执行”指令操作数形式出现，这样就将指令相关转化成了数据相关 因为操作数可以存放在主存，也可以存放在通用寄存器中，这样就有了主存空间的数相关和通用寄存器组的数相关。 2.主存空间数相关的处理 如图5.6所示，主存空间数相关是相邻两条指令之间出现对主存同一单元要求先写而后读的关联。要想不出错，只有推后分析k+1的读。推后读常见的方法是由存控给读数、写数申请安排不同的访存优先级来解决。当第k和第k+1出现主存数相关时，存控先处理执行k的写数，而将分析k+1的读申请推迟到下一个主存周期才能处理，自动实现推后分析k+1。 3.通用寄存器组相关的处理 通用寄存器可以存放操作数、运算结果、基址值或变址值，在指令解释过程中，使用通用寄存器作不同用途所需微操作的时间不同。如图5.7P129所示，存放基址或变址值一般在“分析”周期的前半段取用；操作数是在“分析”周期的后半段取出，到“执行”周期的前半段采用；运算结果是在“执行”周期末尾形成并存入通用寄存器中。 要解决通用寄存器组数相关，一种办法是可以推后分析k+1的读到执行k结束时开始，也可推后到执行k把结果送入L3。该方法降低了速度，当不增加设备 另一种方法就是如图5.9P130所示设置相关专用通路。该方法增加了设备，当重叠效率并不下降。 特别的，当通用寄存器组基址值或变址值相关(如图5.10P131)时，也可以采用推后分析(如图5.11P131)和设置相关专用通路(如图5.12P131)的方法。 综上所述，为实现两条指令在时间上重叠解释，首先需要付出空间代价，如增设数据总线、控制总线、指令缓冲器、地址加法器、相关专业通路，将指令分析部件和指令执行部件功能分开、单独设置，主存采用多体交叉存取等。其次，要处理好指令之间可能存在的关联。此外，还应该合理调配好机器指令的微操作，使分析和执行的时间尽可能相等，以提高重叠的效率。 5.2 流水方式 5.2.1 基本概念 5.2.2 流水线处理机的主要性能 5.2.3 流水机器的相关处理和控制机构 5.2.1 基本概念 1.流水是重叠的引申 如图5.14P132所示，流水是重叠的引申。 显然，如能把一条指令的解释分解成时间相等的m个子过程，则每隔△t=T/m就可以处理一条指令。因此，流水的最大吞吐率取决于子过程的经过时间△t，△t越小，流水线的最大吞吐率就越高。流水的最大吞吐率是指流水线满负荷每隔△t流出一个结果时多达到的吞吐率。实际上，流水线从开始启动到流出第一个结果，需要经过一段流水线的建立时间T0，在这段时间里流水线并未流出任何结果。所以实际吞吐率总是低于其最大吞吐率。 在实际流水线中，由于各子部件经过的时间不同，为平滑这些子过程的速度差，一般在它们之间设有锁存器。所有锁存器都受同一时钟信号控制来实现各子部件信息流的同