2014年数字逻辑电路指导书综述.doc

实验一 门电路逻辑功能及测试 实验目的 1．熟悉门电路逻辑功能 2．熟悉数字电路学习机使用方法 二．实验仪器及材料 　１．DVCC-D2JH 通用数字电路实验箱 　2．器件 　　　　74LS00 二输入端四与非门 1片 74LS08 二输入端四与门 1片 74LS86 二输入端四异或门 1片 74LS32 二输入端四或门 1片 三．实验内容 测试门电路逻辑功能 （例如74LS00） 在实验板14引脚区找到与非门74LS00芯片， 按右图接线，输入端接Ｋ0—Ｋ15(开关量输入 端任意两个), 输出端接Ｌ0—Ｌ15（开关量输出任意一个) 将电平开关按下表置位，分别测出其逻辑状态． 输 入 输 出 1 2 Y 0 0 0 1 1 0 1 1 2、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能 3、信号对门的控制作用 利用与非门控制输出．　　　　 用一片74LS00按图接线，　　 Ｓ接任一电平开关，用发光二极管观察 Ｓ对输出脉冲的控制作用． 四．实验报告 1．按各步聚要求填表。 ２．回答问题： （１）怎样判断门电路逻辑功能是否正常？ （２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？ 实验二 组合逻辑电路(半加器、全加器及逻辑运算) 实验目的 掌握组合逻辑电路的功能测试 验证半加器和全加器的逻辑功能 实验器件 74LS00 二输入端四与非门 1片 74LS86 二输入端四异或门 1片 74LS32 二输入端四或门 　1片 74LS08 二输入端四与门 1片 实验内容 １、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或， 而进位Z是A、B相与。故半加器可用一个 集成异或门和二个与非门组成如右图 （1）在学习机上用异或门和与门接成以上电路。 A、B接电平开关Y、Z接电平显示。 （2）按下表要求改变A、B状态，填表 输入端 A 0 1 0 1 B 0 0 1 1 输出端 Y Z ２、测试全加器的逻辑功能。 （1）按右图接线，A、B、C接电平开关， SO、C接发光二极管 （2）按下表要求改变A、B、C状态，填表 A B C SO CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 四、实验报告 （１）按要求填表 （２）分析如何使用适当的门电路实现半加器与全加器的功能 实验三 译码器、数据选择器和总线驱动器 一、实验目的 熟悉集成译码器。 了解集成译码器应用。 二、实验仪器及材料 74LS138 3—8线译码器 2片 74LS153 双4选1数据选择器 1片 74LS244 单向三态数据缓冲器 1片 74LS245 双向三态数据缓冲器 1片 74LS20 四输入端二与门 1片 三、实验内容 1、译码器功能测试 图3.1为3—8线74LS138引脚图。表3.1为74LS138功能表，其中 A2 、A1 、A0 为地址输入端，～为译码输出端，S1、、为使能端。表3.1为74LS138功能表，当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋ ＝X时，或 S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。 表3.1 输 入 输 出 S1 + A2 A1 A0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1