采用低温热氧化法制作SiGe+MOS栅介质.pdf

采用低温热氧化法制作SiGeMOS栅介质 徐婉静 谭开洲 张静 模拟集成电路国家重点实验室 (信息部电子第24研究所重庆400060丕丕塑jj!!!曼墼i凸垒：g蚀) 摘要为了获得性能良好的SiGeMOSSioz栅介质薄膜，探索用低温热氧化工艺制作SiGeMOS 栅介质，本文给出了实验结果，显示SiGe材料的氧化与硅材料氧化存在的差异，将 氧化法生长的介质层与PECVD生长的介质层进行了比较。低温热氧化技术已用于 SiGe PMOS研制． 关键词低温热氧化栅介质薄膜SiGe材料 1引言 Si／SiGe应变层异质结构是利用能带工程技术发展起来的新材料，利用Si／SiGe材料制作 MOS器件，一方面能有效提高了器件的沟道迁移率，提高器件的跨导，另一方面能与现有的 MOS器件的研制中，关键技术是栅介质膜的制作，近年来，对制备 成熟硅工艺兼容。在SiGe 薄膜的界面特性，工艺条件和结构等的研究非常活跃。由于硅盖帽层要生长在Sil．xGe。层上， 处于张应变状态，且其纵向晶格常数与体硅不同，加之SiGe层的应变结构在高温下将产生应 力释放，从而导致大量缺陷产生，因此国内外报导中常见的是采用低温化学淀积法制作栅介 质膜，我们也采用过等离子增强化学气相淀积(PECVD)制作栅介质膜，但由于PECVD生 长的氧化膜质量不够好，表面态较高，这直接影响器件的开启电压，所以器件测试结果Vrp 值较大，虽经退火处理等手段进行改善，但效果仍不令人满意。 低温热氧化工艺是在硅材料上生长Si02的常用的成熟工艺，用此方法生长的介质膜缺陷 少，表面态低。由于前面所述的SiGe材料的特殊性质，采用热氧化法制作栅介质薄膜很难控 制。 本文对低温热氧化法制备Si02工艺进行了研究，摸索在相同条件下(温度时间)与体硅 上生长的SiO：层在厚度和质量上的区别。 2实验 (1)材料的制备 PMOS器件所需的 为了研究和比较，特准备7--份实验样品。1号实验片是为研制SiGe 材料片，如图1所示，此材料片外延结构为四层，衬底为100晶向Si单晶，第二层是为了减 863 小外延层位错而生长的Si缓冲层，充当应力释放区第三层为SiGe层， 最外层为Si盖帽层。 三层外延层采用分子束外延设备(MBE)生长。Si缓冲层50nm、SiGe层15nmGe含量为0．15 nrn。 到0．25缓变、盖帽层20 2号实验片与第一份基本相同，只是将最后一层， 即原来掺杂的20nm盖帽层改为20nm的本征硅。 N．SilEl5 3号实验片为衬底为100晶向Si单晶硅片，不 生长SiGe层。 N-Si z．。Ge。5E15 外延层用法国耻BBER公司生产的RS2分子柬外 延设备生长。 N．SilEl6 (2)栅介质薄膜的制备 13扩散 热氧化实验在北京建中仪器厂生产的L45 N-Sub100 炉中进行，材料片先经清洗和甩干，然后将三种材料 片同时进炉。为防止SiGe层驰豫，氧化实验的温度选 图1 材料片外延结构 择在800℃以下。 3实验结果及讨论 MOS的设计要求，需生长120埃的栅介质层。为了保证重复性，反复进行