- 7
- 0
- 约6.04千字
- 约 17页
- 2017-04-28 发布于安徽
- 举报
目录1 引言11.1 硬件描述语言—VHDL11.2 QuartusⅡ简介12 设计题目、内容及要求22.1 设计题目22.2 设计内容22.3 设计要求23 系统设计33.1 控制模块的设计33.2 送数据模块的设计73.3 产生数码管片选信号模块的设计83.4 7段译码器模块的设计84 总结10参考文献111 引言1.1 硬件描述语言—VHDLVHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language,主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体分成外部(或称可是部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的。 (1) 与其他的硬件描述语言相比,VHDL具有更强的行为描述能力,从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证。 (2
原创力文档

文档评论(0)