2004年秋季A答案要点.docVIP

哈工大 2004 年 秋 季学期 班号 姓名 集成电路设计原理 试 题 A (含答案要点) 题号 一 二 三 四 五 总分 分数 典型PN结隔离集成电路工艺中用到的光刻掩膜版有哪些（按工艺流程先后顺序写出）？对于npn晶体管，埋层扩散和磷扩散有哪些作用？（20分） 答案要点： n+埋层扩散、p+隔离扩散、硼扩散(p型)、磷扩散(n+)、 引线孔、金属引线、钝化窗口。 对于npn晶体管： 埋层扩散的作用是：减小集电极串联电阻，减小寄生PNP管效应（加大了寄生PNP管的基区，形成了寄生PNP管基区减速场）。 磷扩散的作用是：形成发射区和集电极的欧姆接触区，避免整流接触。 第 1 页 （共 5 页） 试 题：集成电路设计原理A 班号： 姓名： 二、采用N阱硅栅双层金属标准CMOS工艺设计集成电路版图时用到的版图层次至少应有哪些(按工艺流程先后顺序写出)?硅栅自对准的作用是什么？nmos管的源漏区是由哪些层次版图数据确定的？（20分） 答案要点： nwell(N阱)，active(有源区)，poly(多晶)，pplus(P+注入)，contact(接触孔)， metal1(金属1)，via(通孔)，metal2(金属2)，pad(钝化窗口)， 硅栅自对准的作用是在源漏区注入时利用多晶硅栅(poly gate)自遮蔽作用避免了沟道区的注入，源区和漏区之间形成的距离即沟道长度较精确，且大大减小了栅和源、栅和漏之间的交叠电容。 nmos管的源漏区是由active(有源区)，poly(多晶)，pplus(P+注入)三个层次版图数据确定的，即pplus(P+注入)以外的、未被poly(多晶)覆盖的active(有源区)。 第 2 页 （共 5 页）试 题：集成电路设计原理A 班号： 姓名： 三、阐述在CMOS集成电路设计中，抗静电设计和抗闩锁设计的重要性？抗闩锁设计措施有哪些？（20分） 答案要点： MOS器件的栅氧化层很薄，面积很小，绝缘性能又很好，在测试、封装和使用过程中来自人体或设备的静电荷可形成达几千伏以上的电压，足以使栅氧化层击穿，使器件失效。因此，采用抗静电保护设计措施是MOS电路得以应用发展的必要前提。 由于CMOS集成电路所固有的结构形成了寄生可控硅（晶闸管），一旦条件具备，寄生可控硅被触发，芯片电流就会巨增，将烧毁芯片。因此，采用抗闩锁设计十分必要。 版图设计方面的抗闩锁设计措施： (1) 减小MOS管衬底与电源或地之间的分布电阻（RS和RW）： 内部一般电路工作电压低，工作电流小，一般采用的方法是：充分且均匀地布置P型衬底电源的欧姆接触孔和N型衬底地的欧姆接触孔，用金属线直接连接到地或电源。 工作电流较大的器件（单元）、或状态同步转换集中的模块或外围输入/输出单元电路，一方面工作电流很大，另一方面易受高压影响，一般采用保护环结构，甚至采用双环保护结构。保护环上要充分开孔，用金属线直接连到地或电源上。 （2）减小寄生晶体管的βnpn和βpnp ： 加大MOS管源漏区距阱边界的距离，必要时采用伪收集极结构。 工艺、测试、应用方面的抗闩锁设计措施： 增加阱的结深；采用外延衬底；采用外延衬底时，同时可采用埋层方法，增加阱的结深，形成减速场；电源退耦，稳定电源；；输入信号不能过高；负载电容不易过大；电源限流等。 第 3 页 （共 5 页） 试 题：集成电路设计原理A 班号： 姓名： 四、分析图4给出的电路，阐述各个器件的作用。(20分) 答案要点： M1、M2为差分输入对管，对输入小信号进行差分放大 M3、M4以镜像电流源方式作为差分放大级有源负载，起到提高增益的作用和完成双端输入到单端输出而不损失增益的单端化作用。 M6、M7作为偏置电路形成参考电流 M5和M7构成镜像电流源，形成与参考电流成一定比例的恒定工作电流，为差分放大级提供稳定的工作电流，同时有利于提高共模抑制比。 第 4 页 （共 5 页）试 题：集成电路设计原理A 班号：