2005年春季A答案要点.docVIP

哈工大 2005 年 春 季学期 班号 姓名 集成电路设计原理 试 题 A （附答案要点） 题号 一 二 三 四 五 总分 分数 （共25分）根据下图所示的TTL电路，回答下列问题： 1. 说明为什么输出级一定要用有源泄放电路？有源泄放电路还有那些作用？（10分） Fa节点输出低电平时约为1V，如果输出极不用有源泄放电路而用无源电阻，此时Q7将会导通，在R5上产生加大的电压降，致使Fb输出高电平严重下降，会导致逻辑错误。用了有源泄放电路可以避免逻辑错，。 有源泄放电路可以使电压转移特性曲线得到矩形化，抗干扰能力增强，功耗降低，还可以使输出逻辑状态转换速度加快，减小输出管的饱和深度，减小了上升时间和下降时间。 第 1 页 （共 6 页） 试 题：集成电路设计原理 A 班号： 姓名： 2.说明电路完成的逻辑功能，写出Fa和Fb两点的逻辑表达式。（6分） 电路完成的是异或功能 Fa=A + B Fb = Fa + A·B = A + B + A·B = A B + A B = A ( B 3.如果该电路的输出低电平偏高，在版图设计上如何改进？（5分） 输出低电平过高，可能是因为Q11的集电极串联电阻过大。一般输出管Q11采用双基极双集电极或梳状结构，版图设计时可以加宽集电极引线孔，也可以适当加宽发射区的宽度，加长发射区条长（集电极引线孔也随之加长）。 4.图中二极管D1、D2、D3分别起什么作用？（4分） D1的作用是提高输入级的阈值电压，提高抗干扰能力（噪声容限） D2、D3的作用是输入箝位作用，防止输入端接过低电位使输入管被烧毁。 第 2 页 （共 6 页） 试 题：集成电路设计原理 A 班号： 姓名： 二、（20分）右图是一个CMOS门电路，说明它的功能，写出逻辑表达式。如果将它用作反相器，有哪几种方式？这几种方式所构成的反相器在性能上有何不同？为什么？ 两输入端或非门 F = A+B 用作反相器有两种方式： 将一个输入端接地，用另一个输入端作 为输入 将两个输入端短接在一起作为输入 设方式1)形成的倒相器的等效PMOS管和NPMOS管宽长比分别为：(W/L)p1 和(W/L)n1 设方式2) 形成的倒相器的等效PMOS管和NPMOS管宽长比分别为：(W/L)p2 和(W/L)n2 则有： (W/L)p1=(W/L)p2 (W/L)n1(W/L)n2 由此可以判断： 方式2）的下降时间比方式1）的短 方式2）的瞬态功耗比方式1）的小 方式2）的转折电压比方式1）的小，因而方式2）的低电平噪声容限比方式1）的小，方式2）的高电平噪声容限比方式1）的大。 第 3 页 （共 6 页）试 题：集成电路设计原理 A 班号： 姓名： 三、（20分）根据逻辑表达式F=AB+C，画出静态E/E饱和负载NMOS电路图和静态CMOS电路图；说明哪种是有比电路，哪种是无比电路，哪种需要抗闩锁设计，哪种需要抗静电设计；抗闩锁设计有哪些措施？ 静态E/E饱和负载NMOS电路 静态CMOS电路 有比电路 无比电路 不需要抗闩锁设计 需要抗闩锁设计 需要抗静电设计 需要抗静电设计 CMOS集成电路存在寄生可控硅结构，等效电路如右图，寄生可控硅一旦被触发，电流巨增，将烧毁芯片，即发生了闩锁效应。 抗闩锁设计的措施有：： （1）减小Rs和Rw，即均匀且充分设计阱、衬底的欧姆接触，并用金属线分别与电源、地连接，必要时采用环结构，以便减小寄生晶体管发射结正偏导通的可能性， （2）加大MOS管源漏区距阱边界的距离，即加大寄生晶体管基区宽度，减小βnpn和βpnp，使βnpn和βpnp的乘积小于1。必要时采用伪收集极结构，切断寄生可控硅环路。 第 4 页 （共 6 页）试 题：集成电路设计原理 A 班号： 姓名： 四、（25分）右图是采用典