第3章存储器层次结构-3例析.ppt

3.5.1 双端口存储器 2、无冲突读/写控制→实现不同存储单元的读/写并行 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上，控制方式见下表： 计算机组成原理 * 3.5.1 双端口存储器 3、有冲突读写控制→实现同一存储单元的读/写并行 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志（BUSY变为低电平时读/写操作无效，即暂时关闭此端口）， 比如：左端口优先时置右端口的BUSY为低电平，此时的右端口读/写被延迟，当左端口读写结束时置右端口的BUSY为高电平而开启右端口，允许右端口读/写； 有冲突读写控制的两种判断方法： (1)如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。 (2)如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。 无论采用哪种判断方式，延迟端口的BUSY标志都将置位而关闭此端口，而当允许存取的端口完成操作时，延迟端口BUSY标志才进行复位而打开此端口。 功能判断参见P88表3.5 计算机组成原理 * 3.5.1 双端口存储器 计算机组成原理 * 3.5.2 多模块交叉存储器 1、存储器的模块化组织方式→顺序方式 　一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如何安排，有两种方式：一种是顺序方式，一种是交叉方式； 顺序方式（地址码的高位用于片选）的优点： 没有选中的模块不工作，一个模块出现故障，其它模块照常工作。 扩充存储器的容量比较方便。 顺序方式的缺点： 各模块一个接一个地串行工作，存储体带宽受限 计算机组成原理 * 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 计算机组成原理 —多层次的存储器(2) 2016-3-23 第3章 多层次的存储器 3.1 存储器概述 3.1.1 存储器的分类 3.1.2 存储器的分级 3.1.3 主存储器的技术指标 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图 3.3 DRAM存储器 3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充 3.4 只读存储器和闪速存储器 3.4.1 只读存储器ROM 3.4.2 FLASH存储器 3.5 并行存储器 3.5.1 双端口存储器 3.5.2 多模块交叉存储器 3.6 cache存储器 3.6.1 cache基本原理 3.6.2 主存与cache的地址映射 3.6.3 替换策略 3.6.4 cache的写操作策略 3.6.5 Pentium 4的cache组织 3.7 虚拟存储器 计算机组成原理 * 3.4 只读存储器和闪速存储器 3.4.1 只读存储器ROM 1、掩膜ROM 2、可编程ROM 3.4.2 FLASH存储器 1、FLASH存储元 2、FLASH存储器的基本操作 3、FLASH存储器的阵列结构 计算机组成原理 * 3.4.1 只读存储器 只读存储器ROM：工作时只能读，不能写，存储的数据须在工作前写入，工作可靠，保密性强，主要有两类： (1)掩模ROM：由生产厂家根据用户提供的存储内容，利用掩膜技术把数据写入存储器中，制作完成后存储内容固定，不可更改。 (2)可编程ROM：制作完成后，存储内容为全1或全0，用户可根据需要，利用特殊设备将内容改写，因改写次数不同，分一次编程PROM和多次编程EPROM、E2PROM。 计算机组成原理 * 3.4.1 只读存储器 1、掩模ROM 掩模ROM的阵列结构和存储元 制作原理：若位元为1则将MOS晶体管的栅极G连到行线上，为0时断开或接地； 读出原理：位元上的MOS晶体管的漏极加正向电压时，若MOS管导通，则位线上有电流表示读出为1，反之为0 ； 计算机组成原理 * 3.4.1 只读存储器 (2) 掩膜ROM的逻辑符号和内部逻辑框图 计算机组成原理 * 3.4.1 只读存储器 2、光擦除可编程只读存储器EPROM：可据需写入，当需更新时将原存