第6章节原理图输入方法.pptVIP

上讲主要内容回顾：任务4 1、FPGA结构与工作原理 （1）FPGA查找表单元 （2）FLEX10K系列器件 FLEX 10K内部结构： 1) 逻辑单元LE 2) 逻辑阵列LAB 3) 快速通道(FastTrack) 4) I/O单元与专用输入端口 5) 嵌入式阵列块EAB 2、FPGA/CPLD测试技术 (1)内部逻辑测试 (2)JTAG边界扫描测试 (3)嵌入式逻辑分析仪 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. EDA技术实用教程 教学导航 任务5 基于原理图实现的基本门电路设计 任务6 基于原理图实现的1位全加器设计 任务7 设计频率计 任务8 基于LPM_COUNTER的数控分频器设计 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 任务5：基于原理图实现的基本门电路设计 操作演示基本门电路设计： 与门、非门、与非门、异或门等 操作演示基本74系列电路设计： 7493 74390 74154 74374 74248 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 任务6：基于原理图实现的1位全加器设计 1位全加器原理图方式设计方法: （1）为本项工程设计建立文件夹 （2）输入设计项目和存盘 （3）将设计项目设置成工程文件(PROJECT) （4）选择目标器件并编译 （5）时序仿真 （6）引脚锁定 （7）编程下载 （8）设计顶层文件 （9）补充说明 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 本章主要内容： 1、原理图方式设计方法 （1）为本项工程设计建立文件夹（2）输入设计项目和存盘 （3）将设计项目设置成工程文件(PROJECT) （4）选择目标器件并编译 （5）时序仿真（6）引脚锁定（7）编程下载 （8）设计顶层文件 （9）补充说明 2、 （1）设计有时钟使能的两位十进制计数器 1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数 2) 计数器电路实现 3) 波形仿真 （2） 频率计主结构电路设计 （3）测频时序控制电路设计 （4）频率计顶层电路设计 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 6.1 1位全加器设计向导 6.1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 为设计全加器 新建一个文 件夹作工作库 文件夹名取为 My_prjct 注意，不可 用中文！ Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 步骤2：输入设计项目和存盘 图6-1 进入MAX+plusII，建立一个新的设计文件 使用原理图输入 方法设计，必须 选择打开原理图 编辑器 新建一个设 计文件 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 图6-2 元件输入对话框 首