- 1、本文档共72页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《电子CAD-Protel DXP 电路设计》 第5章 绘制多路数据采集系统原理图 本章学习目标 5.1 层次原理图的基本概念 对于复杂庞大的电路系统,如大屏幕高清晰数字电视机等,其原理图和PCB板都是十分复杂的,不便于或不可能将其在一张图纸中绘制完成,同时为了适用公司和企业的需要,加快设计和绘制的速度,缩短产品的研发周期,往往是以几个人组成的群组形式分工合作进行设计和绘制,将一个复杂的电路系统划分为多个子系统,而一个子系统又可能划分为多个模块,这样只要定义好各个模块图纸间的连接关系,然后分配给不同的部门或个人分开设计绘制,最后组合起来即可完成整个复杂系统的设计和制作。 层次原理图的基本概念 层次性原理图正是适用模块化设计需要而应运而生的产物,他将一个完整复杂的设计项目分割为几个相对独立但又彼此连接的图纸,并可分开同时进行设计,大大加快了原理图的设计绘制速度。 层次性原理图的层次结构 下图表明了层次性原理图图纸之间的层次结构。它主要由主原理图和各子原理图组成,主原理图主要规定各子原理图之间的连接关系,而子原理图则集中体现各模块内部具体的电路结构。 1. 方块电路 在主电路图中为了表示各子原理图之间的连接关系,需要有代表各子原理图的符号图形,这就是方块电路,如图 所示,一个方块电路代表一张子原理图,如图中的方块电路代表子原理图“display.SchDoc”。 2. 方块电路端口 为了表示各子原理图之间的电气连接关系,各方块电路之间需要有相互连接的电气端口,即方块电路端口,如上页图所示,通过方块电路端口,可以清楚的表达和实现各子原理图之间的电气连接关系。 3. 方块电路之间的连接 方块电路代表的是子原理图,各子原理图必须根据系统的要求相互连接,才能构成实用的电路系统。为了实现子原理图之间的电气连接,用户只需将方块电路端口通过导线或总线连接起来即可。如下页图所示为单片机多路数据采集系统主原理图中各方块电路的组成和连接关系图。 单片机多路数据采集系统主原理图中各方块电路的组成和连接关系图 各方块电路的组成和连接关系 图中方块电路端口较多,端口组P1[0..7]送往显示模块子原理图display.SchDoc作为数码管的段显示控制,端口组P3[0..5] 送往显示模块子原理图display.SchDoc作为数码管的位显示控制。端口组A[0..15]为地址总线,端口组D[0..7]为数据总线,端口INT1为中断信号输入端口,RD、WR为存储器和AD转换器的读、写控制线,分别送往AD转换模块子原理图AD.SchLib和存储器模块子原理图Memory.SchLib ,ALE端口为AD转换器提供时钟信号。 4. 方块电路与子原理图的对应关系和连接 5. 层次性原理图的设计方法 根据原理图的层次结构,层次性原理图的设计方法分为二种。 一种为从上向下设计的方法,即先绘制主原理图中的方块电路,然后由方块电路产生各自的子原理图,然后分别绘制各子原理图的具体电路。 另一种方法的绘制顺序刚好相反,为由下往上设计的方法,即先设计好各子原理图,然后由各子原理图产生主原理图中的方块电路。 单片机多路数据采集系统层次性原理图设计方法 本章将采用从上向下设计的方法绘制单片机多路数据采集系统的层次性原理图,该系统由主原理图Parent.SchLib和五个子原理图组成,分别为显示模块子原理图display.SchDoc,CPU模块子原理图CPU.SchLib,AD转换模块子原理图AD.SchLib,存储器模块子原理图Memory.SchLib,以及电源模块子原理图Power.SchLib,原理图之间的层次结构如下页图所示。 单片机多路数据采集系统层次性原理图结构 §5.2 从上而下设计层次原理图 从上向下设计的方法,即先绘制主原理图中的方块电路,然后由方块电路产生各自的子原理图,然后分别绘制各子原理图的具体电路。下面介绍具体的绘制过程。 5.2.1 创建工程文件和主原理图文件 根据前面章节介绍的方法,建立工程文件“多路单片机数据采集器.PRJPCB”,并新建原理图文件,保存为Parent.SchLib,作为主原理图。如图所示。 采用从上向下设计层次性原理图,各子原理图虽然可以由方块电路产生,但主原理图必须由用户新建。 5.2.2 绘制方块电路符号 新建主原理图后,就可以在主原理图中放置代表各子原理图模块的方块电路,下面以绘制显示模块方块电路为例讲解具体方法。 1. 设置方块电路属性。 选择原理图工具中的绘制方块电路按钮 ,光标变为十字型,并带出一个方块电路的虚影轮廓,如图所示。 方块电路属性 按
文档评论(0)