微机原理与接口技术教师指导手册教学课件作者孟虎微机教师指导手册21课件.pdfVIP

微机原理 课 21 讲 微机教师指导手册 主讲人 课 题 中断控制器 8259A 目的任务 1、8259A 的功能、基本结构 2、8259A 的工作方式 3、8259A 的典型应用 重点难点 1、8259A 的内部逻辑框架 2、8259A 的控制方式 3、PC 机中 8259A 的典型配置 教学方法 讲授 使用教具 传统教学法（粉笔和黑板） 提问、作业 备课时间 上课时间 审 批 教研室主任（签字）： 年 月 日 抽 查 系主任（签字）： 年 月 日 5.3.1中断控制器 8259A 1．8259A的功能 可编程中断控制器 8259A 是 Intel 公司的产品，是 8080/8085 系列以及 8086/8088 系列的可 编程控制器。它的主要功能为： （1）管理和控制 80x86 的外部中断请求。 （2）实现中断判优。具有 8 级优先权控制，通过级连可扩展至 64 级优先权控制。 （3）提供中断向量。 （4）屏蔽中断输入。 2．8259A的结构 8259A 的方框图如图所示。 8259A 的方框图 （1）中断请求寄存器 IRR（Interrupt Request Register）。一片 8259A 有 8 条外界中断请求线 IR0~IR7，每一条请求线有一个相应的触发器来保存请求信号。 （2）优先权电路。它用来确定 IRR 中正在请求的中断源的优先权级别的高低。并在中断响 应周期将优先权最高的送给中断服务寄存器 ISR。 （3）中断服务寄存器 ISR（IN-Service Register）。用于存放正在被服务的中断请求。 （4）中断屏蔽寄存器 IMR（Interrupt Mask Register）。存放一个屏蔽字，该字的每一位可以 对 IRR 中的相应的中断源进行屏蔽。即该字的哪一位为“1”，对应该位的中断请求就 被屏蔽。 （5）数据总线缓冲器。8259A 与系统数据总线的接口，它是 8 位的双向三态缓冲器。凡是 CPU 对 8259A 编程时的控制字，都是通过它写入 8259A 的；8259A 的状态信息，也是 通过它读入 CPU 的；在中断响应周期，8259A 送至数据总线的 CALL 指令或中断矢量 也是通过它传送的。 （6）读/写控制逻辑。通过它实现 CPU 对 8259A 的状态信号的读出和控制信息的写入。 （7）级连缓冲器。用来实现 8259A 片子之间的级连，使得中断源可由 8 级扩展至 64 级。 3．8259A的引线及与系统的连接 D7~D0：双向三态数据线，用于CPU和 8259A之间的数据传送。 IR0~IR7：外界中断请求输入线。用来接收来自外设的中断请求信号。 RD：读命令信号线，当其有效时，CPU 从 8259A 读出状态信息。 WR：写命令信号线，当其有效时，控制信息由 CPU 写入至 8259A。 CS ：选片信号线，当其有效时，8259A 被选中。 A0：用以选择 8259A内部的不同寄存器，通常直接连至地址总线的A0。 CAS2~CAS0：级连信号线，实现 8259A的级联。 INT：它与 CPU 的 INTR 引脚相连，用来向 CPU 发出中断申请。 INTA：它与 CPU 的 INTA引脚相连，用来接收来自 CPU 的中断应答信号。 SP / EN ：双功能引线 8259A的A0通常与地址总线的A0相连，A7~A1经过译码与CS 相连（全译码方式）；或与 某一条高位地址线相连（线选方式）。 RD与系统的控制信号线 IOR相连，WR线与 IOW相连。 其他与系统的同名信号端相连即可。 4．中断响应过程 8259A 在单独使用时中断响应过程如下： （1）外部设备在中断请求输入线（IR7~IR0）上发出了中断请求，使中断请求寄存器IRR的 相应位置位。 （2）IRR 的内容与 IMR 的内容相“与”，结果送到优先权电路。经过分析判优，把优先级 最高的中断请求送到控制电路。 （3）控制电路根据接收到的中断请求向 CPU 输出 INT 信号。 （4）若 CPU 处在开中断状态，则在当前指令执行完以后，接收到 INT 信号，输出一个中 断响应脉冲 INTA，进入第一个中断响应周期。 （5）8259A 的 INTA引脚收到该响应脉冲，就将最高优先级对应的 I