计算机组成原理第三课详解.ppt

不互锁 半互锁 全互锁 异步通信 主设备 从设备 请 求 回 答 单机 多机 网络通信 (4) 半同步通信 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 3.5 （同步、异步 结合） 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号 WAIT 以输入数据为例的半同步通信时序 T1 主模块发地址 T2 主模块发命令 … T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令 Tw 当 为低电平时，等待一个 T WAIT Tw 当 为低电平时，等待一个 T WAIT 3.5 读 命令 WAIT 地址 数据 3.5 时钟 总线传输周期 T1 T2 TW TW T3 T4 (4) 半同步通信 （同步、异步 结合） 上述三种通信的共同点 一个总线传输周期（以输入数据为例） 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据 总线空闲 3.5 占用总线 不占用总线 占用总线 (5) 分离式通信 充分挖掘系统总线每个瞬间的潜力 主模块 申请 占用总线，使用完后 即 放弃总线 的使用权 从模块 申请 占用总线，将各种信 息送至总线上 一个总线传输周期 子周期1 子周期2 3.5 主模块 1. 各模块有权申请占用总线 分离式通信特点 充分提高了总线的有效占用 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 3.5 PC：为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC加1。 　　当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是转去的地址，以此实现转移。 * * 计算机组成原理 唐朔飞 第２版 高等教育出版社 高等教育电子音像出版社 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质 串行 并行 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 中央处理器 CPU I/O总线 M 总 线 3.1 主存 I/O接口 I/O 设备1 I/O 设备2 … … I/O接口 I/O接口 I/O 设备n 存储总 线 单总线（系统总线） 2. 单总线结构框图 CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 … I/O 设备n I/O接口 … 3.1 3. 以存储器为中心的双总线结构框图 系统总线 主存 CPU I/O接口 I/O 设备1 … I/O 设备n I/O接口 … 存储总线 3.1 3.2 总线的分类 1.片内总线 2.系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 CPU内部，寄存器与寄存器之间、寄存器与算术逻辑单元之间 若数据总线宽度为8位，指令字长为16位，则CPU取指阶段必须两次访问主存 3.通信总线 串行通信总线（远-几千公里） 并行通信总线（近-30米） 传输方式 3.2 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 3.3 总线特性及性能指标 CPU 插板 主存 插板 I/O 插板 一、总线物理实现 BUS 主板 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸、形状、管脚数　及　排列顺序 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系（何时有效） 3