3.1晶体振荡器电路.doc

逻辑芯片设计的数字电子时钟 1设计指标 （1）设计制作一个数字电子钟； （2）时间计数电路采用24进制，从00开始到23后再回到00； （3）各用2位数码管显示时、分、秒； （4）具有手动校时、校分功能，可以分别对时、分进行单独校正； （5）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器响1秒停1秒地响5 次。 2数字钟的构成 数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时 间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。 图1 数字钟的组成框图 2.1晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 2.2分频器电路 频器电路将32768Hz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频分器实际上也就是计数器。 2.3时间计数器电路　　 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。 2.4译码驱动电路　　 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 2.5数码管　　 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为双位18脚ＬＥＤ数码管。 3数字钟的工作原理 3.1晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 图2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。 从有关手册中，可查得C1、C2均为30pF。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。 非门电路选74ls04。 图2 COMS晶体振荡器 3.2分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到１Hz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。例如，将32768Hz的振荡信号分频为１Hz的分频倍数为32768（２15），即实现该分频功能的计数器相当于15级二进制计数器。74LS90可接成二进制计数器。 本实验中采用CD4060和74LS90来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。 CD4060计数为14级二进制计数器，可以将32768Hz的信号分频为２Hz，其内部框图如图3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 图3 CD4060内部框图 3.3时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分。 时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。 一般采用10进制计数器74LS90来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS90，其内部逻辑框图如图4所示。该器件为双2—5—10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。 图4 74LS90内部逻辑框图 秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１Ｈz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。 秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图5所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。 图5 10进制—6进制计数器转换电路 3.4