锁相回路原理、元件与电路架构-Read.doc

鎖相迴路原理、元件與電路架構 鎖相的觀念在1930年代發明後，很快地被廣泛運用在電子和通訊領域中，包含了記憶體、微處理器、硬碟驅動裝置等。高性能的積體電路也被廣泛地運用在高頻無線通訊及光纖通訊中，但此也意味著在同一個系統晶片內，所要面對介面電路和同步的問題也相對複雜。 近十年來，積體電路不論是在晶片最高操作速度或是每顆晶片所整合之功能正以等比級數的速度成長。而高性能的積體電路也被廣泛地運用在高頻無線通訊及光纖通訊中。平行電腦，高解析圖形處理及網路骨幹等應用也都得利於近年來積體電路朝向便宜、密度高以及易使用趨勢。使這些應用不再是遙不可及的夢想。但此也意味著在同一個系統晶片內，所要面對介面電路和同步的問題也相對複雜。鎖相的觀念在1930年代發明後，很快地被廣泛運用在電子和通訊領中，這些包含了記憶體、微處器、硬碟驅動裝置、射頻無線收發器和光纖收發器中。而單晶片鎖相迴路（PLL）更有助於發展高性能和低成本的電子系統。雖然在不同製程和應用中鎖相迴路的設計有相當的差異，但是它的基本觀念從那時發明後幾乎沒有改變過。 鎖相迴路可視為一個輸出相位和輸入相位的回授系統。用以同步輸入參考訊號和回授後輸出信號。並讓其操作同樣的頻率。如(圖一)所示，簡單鎖相迴路[3,4]是由三個電路構成，分別為相位偵測器（Phase Detector）、迴路濾波器（Loop Filter）、壓控掁盪器（VCO）。整個回授機制會藉由比較壓控掁盪器及參考訊號之間相位來改變壓控掁盪器的相位，最後使得這兩個訊號保持固定相位關係。而所謂的“鎖相”就是兩個相位之關係經由鎖相迴路達到固定的關係而不會隨時間改變。因此，相位是頻率對時間所積分而來，當迴路鎖定時，鎖相迴路會產生一個相對於輸入之小相位誤差的輸出，但其頻率是相同的。而如果這兩個條件有任一個不成立，鎖相迴路則處在沒有鎖定狀態。總結來說，鎖相迴路它將相位偵測器所得到的結果，經由迴路濾波器轉換成電壓形式的訊號去控制壓控振盪器相位。達到鎖定狀態時，輸入和輸出的頻率是完全相同的。 (圖一)　簡單鎖相迴路示意圖 電荷幫浦式鎖相迴路 雖然第一類鎖相迴路已被廣泛運用在數位形式中，它們的缺點常阻礙了它在高效能積體電路中的使用，其中最大的問題就是受限的獲得（acquisition）範圍。假設一個鎖相迴路在開啟時，其掁盪器輸出之頻率和參考頻相差甚多時，迴路由未鎖定狀態到鎖定狀態是一個非常不線性的狀況，因為相位偵測器（Phase Detector）並不能判斷不相等頻率的兩訊號。鎖定的問題，使得上述之第一類鎖相迴路之間交互限制更加緊縮。如果減少濾波器之頻寬來抑制控制電壓上的擾動，但會使得獲得（acquisition）範圍減少。而在今日大部分的應用中，因為掁盪器的中心頻率會隨著製程和溫度變化，所以鎖相迴路通常需要一寬範圍的獲得（acquisition）範圍。電荷幫浦式鎖相迴路[5,6]可以很容易和結合輔助頻率電路來增加頻率鎖定範圍。它結和頻率相位偵測器更廣泛被使用在今日大部分的應用中。電荷幫浦式鎖相迴路，如(圖二)所示。原先在圖一的相位偵測器被頻率相位偵測及電荷幫浦取代。電荷幫浦的作用是將頻率相位偵測器的狀態轉換成一個類比的輸出訊號去控制掁盪器。其中這四個電路主要功能如下：●頻率相位偵器通常為一數位電路，其輸出為邏輯準位(U/D)訊號。●電荷幫浦用以轉換邏輯準位(U/D)訊號為一電流訊號(Ip)。●低通濾波器轉換器將電荷幫浦所產生電流訊號(Ip)轉換成一類比電壓訊號(VC)。此訊號也是鎖相迴路所謂的控制電壓。它對整個迴路的性能影響最大。●掁盪器產生一輸出訊號，其頻率受控制電壓(Vc)所控制。　 (圖二)　電荷幫浦式鎖相迴路示意圖 頻率相位偵測器 頻率相位偵器是一數位電路，它通常是由輸入參考訊號(R)和掁盪器回授訊號(V)的上升緣所驅動。如(圖三)所示，頻率相位偵器輸出訊號U和D可能會組成三個狀態。其中U和D同時為邏輯一的情形並不會發生。考慮訊號V上升緣發生時，會有三個事件可能會發生。●頻率相位偵器會由狀態三轉到狀態二。而使D訊號為邏輯零。●頻率相位偵器會由狀態二轉到狀態一。而使U訊號為邏輯一。●頻率相位偵器保持相同的狀態。這時表示U已經動作了。 同樣的方法，考慮訊號U上升緣發生時，會有三個事件可能會發生。●頻率相位偵器會由狀態一轉到狀態二，而使U訊號為邏輯零。●頻率相位偵器會由狀態二轉到狀態三。而使D訊號為邏輯一。●頻率相位偵器保持相同的狀態。這時表示D已經動作了。如果U和D是分別用以增加和減少振盪器回授訊號(V)的頻率，這個頻率相位偵測器就可以產生正確訊號來平衡兩個輸入訊號之頻率差。(圖四)為基本頻率相位偵測器電路圖。 　 (圖三)　頻率相位偵測器狀態圖