第5章微机总线综述.pptx

第 5 章微机总线 5.1 总线技术 5.2 8086的引脚信号 5.3 8086的总线时序 5.4 奔腾处理器引脚和时序 5.5 微机系统总线 本 章 内 容 5.1 总线技术 5.2 8086的引脚信号 5.3 8086的总线时序 5.4 奔腾处理器引脚和时序 5.5 微机系统总线 本 章 内 容 5.1 总线技术 微型计算机系统的总线结构 以总线作为信息传输的公共通道 总线结构的特点 通过总线相互连接、实现数据传输 组态灵活、易于扩展等 广泛应用的总线都实现了标准化，便于在互连各个部件时遵循共同的总线规范 5.1.1 总线类型 总线连接方法广泛用于微机系统的各个连接层次上 芯片总线： 芯片总线：大规模集成电路芯片内部（如微处理器的内部总线） 局部总线：元件级总线，一个单板机或一个插件板的板内总线，用于板上各芯片的连接。 内总线： 一般称为系统总线，又称微机总线或板级总线，是主机板中微处理器、存储器及I/O接口电路之间，主机模板与各种接口模板之间。是微机中最重要的一种总线 外总线： 微机系统之间以及微机系统与外部设备之间 微机总线层次结构 内总线（系统总线） 5.1.2 总线的数据传输 主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 某一时刻，只能有一个主设备控制总线， 其他设备此时可以作为从设备 某一时刻，只能有一个设备向总线发送数据， 但可以有多个设备从总线接收数据 1. 总线操作 总线请求和仲裁（Bus request Arbitration） 使用总线的主模块提出申请 总线仲裁机制确定把总线分配给请求模块 寻址（Addressing） 主模块发出将要访问的从模块地址信息以及有关命令，启动从模块 数据传送（Data Transfer） 源模块发出数据，经数据总线传送到目标模块 结束（Ending） 数据、地址、状态、命令信息均从总线上撤除，让出总线 2. 总线仲裁 总线仲裁：决定当前控制总线的主设备 集中仲裁 系统有一个中央仲裁器（控制器），负责主模块的总线请求和分配总线的使用 分布仲裁 不需要中央仲裁器 各个主模块都有自己的仲裁器和唯一的仲裁号 主模块请求总线时，发送其仲裁号 比较各个主设备仲裁号决定 3. 同步方式 同步时序 总线操作过程由共用的总线时钟信号控制 适合速度相当的器件互连总线，否则需要准备好信号让快速器件等待慢速器件（半同步） 处理器控制的总线时序采用同步时序 异步时序 总线操作需要握手联络（应答）信号控制 传输的开始伴随有启动（选通或读写）信号 传输的结束有一个确认信号，进行应答 操作周期可变、可以混合慢速和快速器件 4. 传输类型 读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送） 给出起始地址，将固定块长的数据一个接一个地从相邻地址读出或写入 写后读（Read-After-Write） 先写后读同一个地址单元，适用于校验 读修改写（Read-Modify-Write） 先读后写同一个地址单元，适用共享数据保护 广播（Broadcast） 一个主设备对多个从设备的写入操作 5. 性能指标 总线宽度 总线能够同时传送的数据位数 位数越多，一次能够传送的数据量越大 总线频率 总线信号的时钟频率 时钟频率越高，工作速度越快 总线带宽（Bandwidth） 单位时间传输的数据量 总线带宽越大，总线性能越高 总线带宽 总线带宽＝总线传输速率＝吞吐率 总线带宽＝传输的数据量÷需要的时间 常用单位 每秒兆字节（MB/s） 每秒兆位（Mb/s）或每秒位（bps） 5MHz的8086微处理器 16÷（4×0.2×10-6）bps＝20×106 bps＝2.5 MB/S 66MHz的Pentium，基本非流水线总线周期 64÷2×66×106 bps＝264 MB/S 66MHz的Pentium，2-1-1-1猝发读周期 32÷5×66×106 B/S＝422.4 MB/S 举例 1M＝106 5.1.3 总线信号和时序 地址总线 主控模块（如处理器）的地址总线都是输出的 从模块（如存储器或I/O端口）的地址总线都是输入的 数据总线 双向传输，在主从模块间传送、交换数据信息 控制总线 有输出也有输入信号 基本功能是控制存储器及I/O读写操作 还包括中断与DMA控制、总线仲裁、数据传输握手联络等 1. 引脚信号 信号的功能 用英文单词或英文缩写表示引脚名称 信号的流向 处理器输出到外部，从外部输入到处理器内部 有效方式 低电平、高电平有效，上升沿、下降沿有效 高电平和低电平都有效 三态能力 高阻状态放弃对引脚的控制 其他设备控制该引脚 引脚信号的功能示意 2. 总线时序 总线时序（Timing） 描述总线信号随时间变化的规律以及总线信