EDA实验作业.doc

PAGE  EDA技术 期末大作业设计报告 专 业： 测控10 学生姓名： 张晓敏 学 号： 2010043113 完成 2010年 6月 15 日 目 录 一 概 述 ………………………………………………………………… 1 二 方案设计与论证………………………………………………………………1 三 单元电路设计…………………………………………………………………2 3.1. 抢答鉴别模块的设计 ……………………………………………… 2 3.2 计时模块的设计 ………………………………………………………3 3.3 数据选择模块的设计 …………………………………………………6 3.4 报警模块的设计 …………………………………………………… 7 3.5 译码器模块的设计 ……………………………………………………8 3.6 主电路连线图 …………………………………………………………10 3.7 芯片引脚图 ……………………………………………………………11 四 器件编程与下载………………………………………………………………11 五 性能测试与分析………………………………………………………………11 六 实验设备………………………………………………………………………11 七 心得体会………………………………………………………………………12 八 参考文献………………………………………………………………………12   PAGE 14 一、概述 抢答器主要由抢答锁存模块、计时模块、数据选择控制模块，报警器和译码模块组成。在整个抢答器中最关键的是如何实现抢答锁存，在控制键按下的同时计数器倒计时显示有效剩余时间。除此之外，整个抢答器还需有一个使能信号和一个归零信号，以便抢答器能实现公平抢答和停止。抢答器共有3个输出显示，选手代号、计数器的个位和十位，他们输出全都为BCD码输出，这样便于和显示译码器连接。当主持人按下控制键、选手按下抢答键或倒计时到时蜂鸣器短暂响起。 二、方案设计与论证 将该任务分成五个模块进行设计，分别为：抢答器锁存模块、抢答器计时模???、译码模块、数选模块、报警模块。 抢答锁存模块； 在这个模块中主要实现抢答过程中的抢答功能，当抢答开始后，当有一路抢答按键首先按下时，将其余个路抢答封锁的功能。其中有四个抢答信号S[3..0]；时钟信号CLK；复位RST；警报信号T；输出信号XUANSHOU。 抢答器计时模块： 在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行20秒的倒计时，并且在20秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号CLK；系统复位信号RST；抢答使能信号STOP；无人抢答警报信号WARN；有人抢答计时中止信号S；计时十位和个位信号SW，GW。 数据选择模块： 在这个模块中主要实现抢答过程中的数据输入功能，输入信号A[3..0]、B[3..0]、C[3..0]；计数输出信号S[1..0]；数据输出信号Y；计数脉冲CLK，实现A、B、C按脉冲轮流选通，在数码管上显示。 报警模块： 在这个模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有限时间内无人人抢答或是计数到时蜂鸣器开始报警，有效电平输入信号I；状态输出信号Q；计数脉冲CLK。 译码模块：在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。 三、单元电路设计 （一）抢答锁存模块 1、VHDL源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JBSC IS PORT( CLK,RST: IN STD_LOGIC; S: IN STD_LOGIC_VECTOR(3 DOWNTO 0); T: OUT STD_LOGIC; N: BUFFER STD_LOGIC; XUANSHOU: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END JBSC; ARCHITECTURE ONE OF JBSC IS SIGNAL SO: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(CLK,S,SO) BEGIN IF RST=0 THEN SO=0000; ELSIF CLKEVENT AND CLK=1 THEN IF SO=0000 THEN IF S/=0000 THEN SO=S; END IF;