時序逻辑电路的分析方法和设计思路.pptVIP

第7章 时序逻辑电路的分析和设计;学习目的与要求;7.1 概述; 时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表输入信号，Z代表输出信号，W代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。 ; 时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有：; 由时序逻辑电路的结构框图可以看出，各输入、输出信 号之间存在着一定的关系，这些关系可以用一些方程式加 以描述： ;1. 同步时序逻辑电路的基本分析方法;(1)写三个状态方程 ①驱动方程：;(2) 状态转换表、状态转换图和时序图;② 状态转换图;(3) 说明电路的逻辑功能 同步8进制加法计数器; 以下图所示3个T′触发器构成的时序逻辑电路为例，我 们讨论其分析方法和步骤。;CP;(3) 时钟方程：;CP; 无论是时序波形图还是状态转 换真值表，都反映了该计数器是 从状态000开始计数，每来一个 计数脉冲，二进制数值便加1， 输入第8个计数脉冲时计满归零。 作为整体，该电路可称为模8加 计数器 、或八进制加计数器。;作状态转换图;时序逻辑电路的分析步骤;你会做吗？; 计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。; 当时序逻辑电路的触发器位数为n，电路状态按二进制数 的自然态序循环，经历2n个独立状态时，称此电路为二进 制计数器。; 分析：图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1变0时翻转， F3在Q2由1变0时翻转。; 日常生活中人们习惯于十进制的计数规则，当利用计数 器进行十进制计数时，就必须构成满足十进制计数规则的 电路。十进制计数器是在二进制计数器的基础上得到的， 因此也称为二—十进制计数器。; 图示同步十进制计数器由四位JK触发器及四个???门所构 成。首先由电路结构写出各位触发器的驱动方程和次态方 程如下：;由次态方程可写出同步十进制计数器的状态转换真值表：;由状态转换真值表可画出该计数器的状态转换图如下：; 计数器在控制、分频、测量等电路中应用非常广泛，所 以具有计数功能的集成电路种类较多。常用的集成芯片有 74LS161、74LS90、74LS197、74LS160、74LS92等。我们 将以74LS161、74LS90为例，介绍集成计数器芯片电路的 功能及正确的使用方法。;FF0;① 当外CP仅送入CP0，由Q0输出，电路为二进制计数器。; 集成计数器74LS90的管脚1和14是五进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚 6和7是直接置1端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚8、9、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。; 集成计数器74LS90构成2-5-10进制计数器的方法如下：;74LS90集成电路芯片的功能真值表;7.4.2 同步集成计数器;其它同步集成计数器; [例7.4.2] 用74LS90构成六进制计数器 ;60进制计数器; 74LS161利用清零端或置数端可构成N进制计数器。下图所示为用一片74LS161构成12进制计数器的两种方法：; 上述两种方法的比较：;用74LS161构成256进制进制计数器;用74LS161构成8421码24进制计数器;用74LS160构成8421码60进制计数器;7.5 寄存器;异步复位端为低电平时，寄存器清零。;并行输出端; 74164是一个串行输入、并行输出的八位单向移位寄存器，电路符号和逻辑功能表如下：; ; ;移位寄存器的工作性能;Q0Q1Q2Q3;4;CP;(2) 用移位寄存器构成扭环形计数器; 扭环形计数器有2n个有效状态，其余为无效状态，存在自行启动问题。附加适当反馈逻辑可使约翰逊计数器自行启动。具体原则就是使非工作时序中的状态向正常时序过渡。;1D;;认真复习，加强练习， 巩固成果，学以致用！