第五章 锁存器和触发器综述.pptVIP

第五章 锁存器和触发器;目录;5.1 基本双稳态电路;数字逻辑分析;锁存器和触发器 具有记忆功能的基本逻辑单元，一个锁存器或触发器能够存贮一位二值信号 特点 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1 输出状态在触发信号作用之下可以发生转变 具有记忆功能 ;时序逻辑电路与锁存器、触发器：;电路结构 由组合逻辑电路和存储电路组成,电路中存在反馈 具有两个互补的输出端Q端和 端 Q=1时，称锁存器或触发器的状态为1状态，置位 Q=0时，称锁存器或触发器的状态为0状态，复位 ;;; 结构 由两个或非门输入、输出交叉相接构成 有两个输入端S, R ； 有两个互补输出端Q，;输入R=0, S=0时;无论初态Q n为0或1，锁存器的次态为1态。 信号消失后新的状态将被记忆下来。;无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。;;;;由与非门构成的基本SR锁存器 结构 由两个与非门输入、输出交叉相接构成 有两个输入端S, R； 有两个互补输出端Q，;由与非门构成的基本SR锁存器小结;真值表; 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 ;;5.2.2 门控SR锁存器;工作原理;的波形。 ;1. 传输门控D锁存器;;;逻辑电路图;3. D锁存器的动态特性;74HC/HCT373 八D锁存器;74HC/HCT373的功能表 ;5.4 触发器的电路结构和工作原理;;;(2) CP由0跳变到1 :;。; 74HC/HCT74的功能表;4. 主从D触发器的动态特性;保持时间tH ：保证D状态可靠地传送到Q;5.4.2 其他电路结构的触发器;4; ;4;2. 利用传输延迟的触发器（JK触发器）;2;3;5.5.1 D 触发器 ;不同逻辑功能的触发器国际逻辑符号;状态转换图;5.5.1 D 触发器 ;; 例 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。;5.5.3 T触发器 ;4. T′触发器;5.5.4 SR 触发器 ; 转换方法：;D 触发器构成 J K 触发器;2. D 触发器构成 T 触发器;3. D 触发器构成 T 触发器;;本章要求