逻辑门与触发器概述.docx

华中科技大学 《电子线路设计、测试与实验》实验报告 实验名称：OC门与流水灯设计 院（系）：电子信息与通信学院专业班级：电信1401班姓名：张如学号：U201413265时间：2016.4.25地点：南一楼东303实验成绩：指导教师：汪小燕 2016 年 4 月 25 日 实验目的 1、学会使用数字逻辑电路芯片 2、掌握组合逻辑电路的设计实现方法 3、掌握时序逻辑电路的设计实现方法 4、掌握组合逻辑电路的测试方法 5、掌握时序逻辑电路的测试方法 实验仪器 直流稳压电源、双踪示波器、函数发生器 74HC00N 74HCO2N 74HCO4N 74HC74N 74HC03B1 发光二极管、电阻、导线 实验原理 1、开门电平（ UOH ）与关门电平( UOL ) 输出值：开门电平UOH ：表示逻辑值1的最小高电平。 关门电平UOL ：表示逻辑值0的最大低电平。 输入值：开门电平UIH ：表示逻辑值1的最小高电平。 关门电平UIL ：表示逻辑值0的最大低电平。 2、噪声容限 当许多门连接成系统时，前一级门的输出就是后一级门的输入，对后一级门来说其噪声容限为：输入高电平时的噪声容限：UNH =UOHMIN-UIHMIN 输入低电平时的噪声容限：UNL =UILMAX-UOLMAX 3、输出高电平电流IOH和输出低电平电流IOL IOH指前级输出高电平时，流出作为驱动门的输出端的电流。反映了门带拉电流负载的能力。 IOL指前级输出低电平时，流入作为驱动门电流。反映了门带灌电流负载的能力。 4、扇出系数Nc与扇入系数Nr 扇入系数(Nr)：门电路允许的输入端数目。一般为1~5个，最多不超过8个。 扇出系数(Nc) ：门电路只有一个输出端，输出端所能带的下一级门输入端的个数。又称门的负载能力。TTL门一般为8个，驱动门（功率门）可达25个。CMOS门的扇出系数更大。 5、平均传输延迟时间 上升延迟时间tpHL：从输入脉冲上升沿的50%，到输出脉冲下降沿的50%所持续的时间。 下降延迟时间tpLH：从输入脉冲下降沿的50%，到输出脉冲上升沿的50%所持续的时间。 平均传输延迟时间： tpd=（ tpHL + tpLH ）/2： 实验任务 OC门设计 如图所示，取发光二极管D正向导通压降VF = 1.5V，导通电流IF = 2mA，为使电路正常工作，限流电阻RD =？负载电阻RLmax = ？RLmin = ？取RL =？ 调整信号源，使其输出1kHz、4v正方波，将其连接到vI，用DC耦合方式观测并描绘vI，vo, vo1及vo2的波形，标出VoH,VoL的电平值 流水灯设计 任务：用触发器和逻辑门设计一个流水灯电路，电路框图如图所示，译码器的真值表如表所示。 要求为： ① 列出计数器电路的状态转换表，写出状态方程和驱动方程，画出逻辑电路图和时序图； ② 列出译码器的逻辑方程，画出逻辑电路图； ③ 根据图5.3.6 ，将计数器模块和译码器模块连接起来， CP接2Hz，对设计结果进行实验测试。 ④ 将CP改为1kHz，示波器用“直流耦合”输入方式，用Y3作为触发源，在坐标纸上画出EN = 0时CP、Q1、Q0及译码器输出Y0 ~ Y3的波形，并总结观测多个相关信号时序关系的方法。 实验内容 1）oc门实验 电路设计 为使电路正常工作，限流电阻R D = 510Ω ，负载电阻R Lmax = 1.2kΩ ，R Lmin = 639Ω ，最后选取R L = 1kΩ 。 其中，R D =（VOH min-VF)/IF 数据代入为：VF=1.5V，IF=2mA VOH min=2.4V， IOH =100uA，IIH =50uA , n=1 , m’=2 VOL max=0.4V， IOL=8mA，IIL=0.4mA ， IOH=0.1mA , m=2 （2）电路的装调 调整信号源，使其输出 1kHz、4V 正方波，将其连接到vI点，使用示波器“直流耦合”输入方式观测波形，在坐标纸上画出vI，vO，vO1及vO2的波形，并标出VOH、VOL的电平值。 波形如下（左图为vO1及vO2，右图为vI及vO）： 流水灯设计 （1）电路设计 ①列出计数器电路的状态转换表，写出状态方程和驱动方程，画出逻辑电路图和时序图。 CLRQ1Q0Q1n+1Q0n+1J1K1J0K0100010φ1φ101101φφ111011φ01φ1