PC机的总线结构和时序(第12讲).pptVIP

微机原理与接口技术教学课件;§4.4 IBM PC的系统总线及8088的时序;一、IBM PC/XT总线;XT机62条信号线;二、IBM PC/AT总线（ISA工业标准总线）;AT机与XT机62脚插座略有不同，表现在;4、OWS信号： 处于XT机的保留端口号B8上，此信号告诉 CPU不加任何附加等待周期就能完成当前总线 周期。 5、REFRESH信号： 处于AT机的B19端口，取代了原DACK0， AT机的DACK0处在D12端口。由于IBM PC/AT 有单独的刷新电路，用REFRESH表明刷新周 期，也可由I/O通道上的微处理器来驱动。;三、最小组态下的8088时序;1、存储器读周期;从存储器的指定区域读出数据的过程;3、要读入数据就必须给出读命令， RD信号在T2状 态起变为有效信号（此时WR信号为无效），用以 控制数据传送的方向。所访问的存储器已由地址信 号经过译码，找到了指定的单元，由RD信号把指定 的单元的内容读出在引线AD7 ~ AD0上。若在系统 中，应用了数据发送接收芯片8286或74LS245，则 必须有控制信号DT/R和DEN。由于是读，故DT/R 应在T1状态开始后变为低电平，DEN信号在T2状态 有效，它作为8286或74LS245的选通信号。CPU在 T3状态的下降沿采样数据线，获取数据。;4、若所使用的存储器或外设的工作速度较慢，不能满足上 述基本时序的要求，则可用一个产生READY信号的电路， 使8088在T3状态和T4状态之间插入Tw状态，来解决8088与 存储器或外设之间的时间配合，如图所示。; 8088在T3状态的前沿（即时钟下降沿）， 采样READY线，若发现其为低，则在T3周期 结束后，不进入T4周期，而插入一个Tw状态 （即一个时钟周期），以后在每一个Tw周期 的前沿，采样READY线，只有在发现它为高 电平时，才在这个Tw周期结束以后进入T4周 期。在Tw周期，8088的控制和状态信号都不 改变。;2、存储器写周期;从存储器的指定区域写入数据的过程;3、输入输出周期;4、中断响应周期; 在每一个中断响应周期，都给出中断响应信号 INTA。第一个中断响应周期，是AD7 ~ AD0浮空。 第二个中断响应周期，被响应的外设（或接口电 路）应向数据线上输送一个字节的中断向量类型 码，CPU把它读入后，就可以在中断向量表上找到 该设备的中断服务程序的入口地址，转入中断程序。;5、进入或退出保持状态的时序;6、系统复位;关于复位的几点说明;四、最大组态下的8088时序;2、在T2状态：8088开始执行数据传送操作。 8088内部的多路转换开关进行切换，将 地址/数据线AD0 ~ AD7上的地址撤销，切换 成数据线，为读写数据做准备； 发出数据允许信号DEN和数据发送/接收 控制信号DT/R，允许数据收发器工作，使系 统数据总线与8088的数据线接通，并控制数 据传送的方向； 把地址/状态线A16/S3 ~ A19/S6切换成 与总线周期有关的状态信息，指示若干与周 期有关的情况。;3、在T3状态开始的时钟下降沿，8088采样 READY线。如果READY信号有效（高电 平），则在T3状态结束后进入T4状态，在T4 状态开始的时钟下降沿，把数据总线上的数 据读入CPU或写到地址选中的存储单元或外 设，在T4状态中结束总线周期。如果访问的 是慢速存储器或是外设接口，则应该在T1输 出的地址，经过译码选中某个单元或设备 后，立即驱动READY信号到低电平。8088在 T3的前沿采样到READY信号无效，就在T3状 态后插入等待周期Tw。;4、在T4状态，8088完成数据传送，状态信 号S0 ~ S2变为无操作的过渡状态。在此期 间，8088结束总线周期，恢复各信号线的初 态，准备执行下一个总线周期。;1、存储器读周期 ;对存储器读周期的过程;2、存储器写周期;对存储器写周期的过程;3、I/O读和I/O写周期; I/O读/写周期和存储器读/写周期的时序基本相同， 不同之处在于： （1）由于I/O接口的工作速度较慢，要求在I/O读写的 总线周期中插入一个等待状态Tw，所以，只要 是I/O操作，等待状态控制逻辑就使8088插入一 个等待状态Tw，即基本的I/O操作是由T1、T2、 T3、Tw、T4组成，占用5个时钟周期。 （2）T1期间8088发出A15 ~ A0 16位地址信息，A19 ~ A16为0。同时S2 ~ S0的编码为I/O操作。 （3）在T3时采样到的READY为低电平，插入一个Tw