系统结构习题课资料2011-s.docVIP

PAGE  PAGE 2 选择题 %%零九年考研题%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% 冯·诺依曼计算机中指令和数据均以二进制形式乘法存放在存储器中，CPU区分它们的依据是 A．指令操作码的译码结果 B．指令和数据的寻址方式 C．指令周期的不同阶段 C．指令和数据所在的存储单元 一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是 A．x=0000007FH，y=FFF9H，z B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z 浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是 A．00111 1100010 B．00111 0100010 C．01000 0010001 D．发生溢出 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2快）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 A．0 B．2 C．4 D．6 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是 A．1、15 B．2、15 C．1、30 D．2、30 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是 A．2006H B．2007H C．2008H D．2009H 下列关于RISC的叙述中，错误的是 A． RISC普遍采用微程序控制器 B． RISC大多数指令在一个时钟周期内完成 C． RISC的内部通用寄存器数量相对CISC多 D． RISC的指令数、寻址方式和指令格式种类相对CISC少 某计算机的指令流水线有四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是 A．90ns B．80ns C．70ns D．60ns 相对微程序控制器，硬布线控制器的特点是 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度块，指令功能的修改和扩展容易 D．指令执行速度块，指令功能的修改和扩展难 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是 A．10MB/s B．20MB/s C．40MB/s D．80MB/s 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是 A．5% B．9.5% C．50% D．95% %%一零年考研题%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% 下列选项中，能缩短程序执行时间的措施是I.提高CPU时钟频率 II.优化数据通路结构 III. 对程序进行编译优化 A．仅I和II B．仅I和III C．仅II和III D．全部 假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将结果存放在一个8位寄存器中，则下列运算中会发生溢出的是 A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4 假定用若干个2k×4位的芯片组成一个8k×8位的存储器，则地址0B1FH所在芯片的最小地址是 A．0000H B．0060H C．0700H D．0800H 下列寄存器中，汇编语言程序员可见的是 A．存储器地址寄存器 B．程序计数器 C．存储器数据寄存器 D．指令寄存器 下列选项中，不会引起指令流水线阻塞的是 A．数据旁路(转发) B．数据相关 C．条件转移 D．资源冲突 下列选项中的英文缩写均为总线标准的是 D A．PCI、CRT