计算机组成原理补码加减法运算.pptxVIP

计 算 机 组 成 原 理;加法规则： 先判符号位，若相同，绝对值相加，结果符号不变; 若不同，则作减法， |大| - |小|，结果符号与|大|相同。 减法规则： 两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。;补码加法的公式:;例: x＝0.1001, y＝0.0101, 求 x＋y。;3.补码减法;例: x＝＋0.1101, y＝＋0.0110, 求 x－y。;溢出及与检测方法;?解：????? [x]补=0.1011? ?? [y]补=0.1001 ??????????????? ?? [x]补??? 0. 1 0 1 1 ??????????? ?? +?? [y]补??? 0. 1 0 0 1 ???????????? ? ??? [x+y]补??? 1. 0 1 0 0 ;2.溢出的检测方法;（2）单符号位检测方法2;; 一个符号位只能表示正、负两种情况，当产生溢出时，符号位的含义就会发生混乱。如果将符号位扩充为两位(Sf1、Sf2)，其所能表示的信息量将随之扩大，既能判别是否溢出，又能指出结果的符号。; ? 任何小于1的正数： 两个符号位都是“0”，即 00.x1x2...xn; ? 任何大于-1的负数：两个符号位都是“1”，即 11.x1x2…xn ;双符号数溢出检测; Sf1Sf2 ＝00 结果为正数，无溢出 01 结果正溢 10 结果负溢 11 结果为负数，无溢出;?解：??? [x]补=00.1100??? [y]补=00.1000 ??????????????? ?? [x]补??? 0 0. 1 1 0 0 ????????????? +?? [y]补??? 0 0. 1 0 0 0 ???????????? ???????????? 0 1. 0 1 0 0 ?符号位出现“01”，表示已溢出，正溢。即结果大于+1;基本的二进制加法/减法器;逻辑方程;2.n位的行波进位加减器;T被定义为相应于单级逻辑电路的单位门延迟。 T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。;(1)对一位全加器(FA)来说，Si的时间延迟为6T(每级异或门延迟3T)； Ci＋1的时间延迟为5T。;(2)n位行波进位加法器的延迟时间ta为：;并行加法器进位链;并行加法器进位链;;;;成组进位;先行进位电路74182;先行进位的多功能算术/逻辑运算单元;;16位组内先行进位，组间先行进位;;;先行进位电路时间延迟分析;十进制加法器;一位BCD码行波式进位加法器一般结构：