第6章时序逻辑电路浅析.ppt

第6章 时序逻辑电路;一. 时序电路的特点 组合逻辑电路:任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关； 时序逻辑电路:任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。它是由门电路和记忆元件（或反馈支路）共同构成的。 ;二.时序逻辑电路的结构框图;二.时序逻辑电路的结构框图;三. 描述方式 输出方程： 驱动方程（或激励方程）： 状态方程：; 同步二进制加法计数器 ; 异步二进制加法计数器 ; 时序电路按输出信号的特点，分为米里（Mealy）型和摩尔(Moore)型时序电路两种。 米利型时序电路的输出 不仅与现态有关，而且还 决定于电路当前的输入。 ;6.1 时序逻辑电路概述; Moore型串行加法器电路 ; Moore型电路 ;6.2 时序逻辑电路的分析;电路图;例6-1;2;3;4;4;例2;2;3;一、数码寄存器（存放二进制数码的电路）;二、单向移位寄存器;2、工作过程;单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。;M=1时右移;四、应用;四、应用;四、应用;四、应用;五、集成移位寄存器74LS195/194;五、集成移位寄存器74LS195/194;五、集成移位寄存器74LS195/194;五、集成移位寄存器74LS195/194;;6.2.3同步计数器;(一) 同步二进制计数器;已知：;表6-2-6 二进制加法计数器状态表 ;(5) 分析功能;时序图;推广到n位二进制同步加法计数器;时序图;电路图;(一) 同步二进制计数器;(二) 同步二--十进制加法计数器;　将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： ;（3）状态表;（4）状态图及时序图 ;（5）检查电路能否自启动 ;1、集成四位二进制加法计数器74LS161;功能表：;1;扩展：;2、 集成同步十进制计数器74LS160;3、可逆计数器74LS191/190;4、双时钟可逆计数器74LS193/192;6.2.4、异步计数器;tpd;二进制异步计数器级间连接规律;CP2=Q1 （当FF1的Q1由1→0时，Q2才可能改变状态。）;驱动方程：;　　　状态转换表;3、异步二——五——十进制计数74LS290; 功能说明; 用作十进制时的连线;6.3 时序逻辑电路设计;例6-1 ：设计一个串行数据检测器，当输入序列中连续输入4个1时，电路输出1，其它输入情况下，电路输出0。;2、给状态编码;00;4、分解卡诺图，写状态方程;5、确定触发器类型，写驱动方程和输出方程。;6.3.2 同步计数器的设计;6.3.2 同步计数器的设计;6.3.2 同步计数器的设计;6.3.2 同步计数器的设计;6.3.2 同步计数器的设计;6.3.3异步时序逻辑电路的设计方法;（4）求状态方程和输出方程,检查自启动; 注意:无时钟脉冲时,电路的状态做约束项处理. ;例6-8;例6-8;6.3.3异步时序逻辑电路的设计方法;6.3.4 中规模计数器设计;例1：试用74LS160构成六进制计数器，用清零法。;例6-9;290实现模6计数;（2）同步清零法;2.置位法;2.置位法;（2）同步预置数法;（2）同步预置数法;（2）同步预置数法;（2）同步预置数法;例1;例2;例3;（3）扩展+清零;（3）扩展+清零;（3）扩展+清零;例： 用74160组成29进制计数器。;（5）异步串接M1×M2;(三)移位寄存器型计数器;(三)移位寄存器型计数器;3、状态转??图;（2）扭环形计数器;（2）扭环形计数器;（3）其它移位型计数器;（4）最大长度移位寄存器型计数器;4、常用3~12位最大长度移位寄存器式计数器的反馈函数;6.4序列信号发生器;6.4.1 移存型;6.4.1 移存型;6.4.2 计数型;6.4.2 计数型; 例：试用计数器74161和数据选择器设计一列发生器。;小结