- 1、本文档共152页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章 80X86微机系统;2.1 计算机硬件系统;冯.诺依曼思想;2.1.1 中央处理器CPU;Intel微处理器的发展;;8086/8088;80286;
;80386;80486;;Pentium;;
;;Pentium MMX;
;
;;Pentium III;Pentium 4;;;;CPU的功能结构;2.1.2 80X86微处理器结构;;总线接口部分:负责CPU与存储器、外设之间的数据传送操作。
指令预取部件:包含了两个16字节的队列寄存器。指令预取部件与高速缓存cache之间有一条单向的128位宽度的通道,因此,每次从cache中最多可取16字节的信息。指令预取部件也有一条指向指令译码器的24位宽度的指令代码流的通路。指令译码器对指令的操作码进行翻译,并把翻译后的通过指令总线送给控制部件。
高速缓存cache:用于在CPU执行运算操作(未使用总线)的同时,并行地从主存中预先读取即将执行的后续指令,并存入指令预取部件。;译码和控制部分:解释机器指令,按照特定的时序产生对计算机系统各个硬件部分的控制信号。
运算部分:包含定点运算部件和浮点运算部件。进行定点运算时需要算术逻辑运算单元(ALU)、移位器和寄存器组;进行浮点运算时需要浮点运算单元(FPU)和浮点寄存器组。
80486存储管理部分:由分段部件和分页部件两部分组成。
分段部件管理逻辑地址空间,并把逻辑地址转换为线性地址;
分页部件把线性地址转换为物理部件。;80486的寄存器;基本结构-通用寄存器;;;基本结构-段寄存器;基本结构-指令指针寄存器;基本结构-标志寄存器;;状态标志;(4)ZF(全零标志)
Z标志表示运算结果全零与否,全零时置1,否则置0。
(5)PF(奇偶标志)
P标志表示运算结果中低8位二进制数中1的个数是否为偶数,是则偶数P标志置1,否则置0。
(6)OF(溢出标志)
设置规则:以加法为例:①两个加数的符号位相同, ②且与结果的符号位相反,则OF置1,否则清0。;控制标志;;; ;;调试和测试寄存器;浮点寄存器FPU;3.Pentium CPU;80486的地址空间;物理地址;物理地址空间;逻辑地址;;理解:在用户程序的逻辑空间中,存储指令或数据的地址不应该、也不能直接使用特定的物理地址!!!
不应该:在现代操作系统支持的多道程序环境下,无法预知操作系统将用户程序载入主存的确切位置,并且需要实现程序/进程在???存中的浮动/重定位;
也不能:在虚拟存储器环境下,允许程序员用于软件编程的逻辑空间允许大于实际的物理地址空间。
因此,在用户程序中访问指令或数据所在的逻辑意义上的存储单元必须使用逻辑地址。;存储器管理方式-分段;逻辑地址的构成;逻辑地址的构成;;;逻辑/虚拟地址空间;逻辑地址到物理地址的转换(1);;物理地址的形成;;;逻辑地址到物理地址的转换(2);;;;线性地址与线性空间;;2.1.3 80486的工作模式;1.实地址模式(PE=0);2.保护(虚拟)模式(PE=1,VM=0);保护模式的主要特点;;;;;;3.虚拟8086模式;三种工作模式的切换;8086微机系统的启动过程;8086微机系统的启动过程;CPU执行程序的基本原理-存储程序;2.1.4 80486的外部引脚介绍;2.1.5 存储器;;;(1)RAM;;;(2)ROM;(3)高速缓冲存储器;;数据存储的单位;数据在存储单元中的存储方式;2.1.6 输入设备;2.1.7 输出设备;2.3 微机的总线结构;总线;;;;总线数据的传输方向;总线的类型;总线的类型; ;2.3.2 系统总线;1.ISA总线;2.EISA总线;;;;;;;2.3.3 外部总线;2.2 计算机软件系统;1. 系统软件;PC机操作系统的发展;;;2. 应用软件;;3. 硬件和软件的关系;2.4 当前微型计算机所使用的先进技术;;汇编语言概述 ;;;;;;;;;;;;2.汇编语言特点
先比较上例各个程序占用的字节数,见下表。;;;;
文档评论(0)