二级进位跳跃加法器的优化方块分配.pdfVIP

二级进位跳跃加法器的优化方块分配.pdf

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
二级进位跳跃加法器的优化方块分配.pdf

2007 年 4 月 北 京 航 空 航 天 大 学 学 报 ApriI 2007 第33 卷 第4 期 JournaI of Beijing University of Aeronautics and Astronautics VoI. 33 No. 4 二级进位跳跃加法器的优化方块分配 崔晓平 王成华 ( 南京航空航天大学 信息科学与技术学院,南京 210016) 摘 要:提出了一种新的获得二级进位跳跃加法器优化方块分配的算法. 根据该算 法,在确定最坏路径延时的前提下,首先获得该延时下加法器最大的优化方块尺寸,然后确定 任意位二级进位跳跃加法器的优化方块尺寸. 优化方块分配的进位跳跃加法器可以缩短关键 路径的延时. 给出了加法器门级延时、复杂度的分析,分析结果显示,通过优化方块分配,可以 以较少的额外门电路获得快速的进位跳跃加法器. 该加法器已用 PSPICE 仿真工具进行了功 能验证和仿真. PSPICE 仿真分析表明,所提出的二级优化方块分配进位跳跃加法器的速度优 于等尺寸二级进位跳跃加法器. 关 键 词:加法器;进位跳跃加法器;门级延时;优化方块分配 中图分类号:TP 342. 21 文献标识码:A 文 章 编 号:1001-5965(2007)04-0495-05 Optimal block distribution in carry-skip adders Cui Xiaoping Wang Chenghua ( CoIIege of Information Science and TechnoIogy,Nanjing University of Aeronautics and Astronautics,Nanjing 210016,China) Abstract:A new type of optimaI bIock distribution aIgorithm of two IeveI carry-skip adder was described to determine optimaI bIock distribution sizes. According to this aIgorithm,with the given totaI worst case de- Iay,the maximum optimaI bIock distribution sizes of the adder for that deIay can be determined. It is simpIi- fied to obtain optimaI bIock distribution of any desired adder sizes. The carry skip adder optimaI bIock sizes can minimize criticaI path deIay. The anaIysis of gate deIay and compIexity were provided. AIthough the two- IeveI carry skip adder with optimaI bIock distribution uses a few extra gates,it provides better speed than the adders with fixed size bIocks. The adder has been functionaIIy verified and simuIated by using PSPICE. The simuIation anaIysis of time deIay reveaIs t

您可能关注的文档

文档评论(0)

heroliuguan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8073070133000003

1亿VIP精品文档

相关文档