EDA技术与Verilog设计第2章MAXPLUSⅡ集成开发工具.pptVIP

第2章 MAX+PLUSⅡ集成开发工具（2） ;2.4 MAX+plusⅡ文本设计 ;集成在MAXPLUSⅡ中的三种语言：;另存为Verilog编辑文件;状态栏;在编辑窗口中输入程序：;指定项目名称;创建缺省（Default）符号;打开编译器窗口;选择一个器件;管脚分配;选择一种全局逻辑综合方式;对 MAX 器件进行多级综合;FLEX 器件的进位/级联链;设置定时要求;准备编译;建立仿真波形文件 选择菜单“File”→“New”，在出现的“New”对话框中选择“Waveform Editor File”(如图boa所示)，按“OK”后将出现波形编辑器子窗口。选择菜单“Node ” →“Enter Nodes from SNF”，出现如图4.20所示的选择信号结点对话框。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=”按钮，将左边列表框的结点全部选中到右边的列表框。按“OK”按钮，选中的信号将出现在波形编辑器中。其中有全加器的输入信号AIN、BIN、CIN，输出信号SUM、COUT。最后通过菜单“File ”→“Save ”在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为f _adder.scf。;选择菜单“File”→“New”，在出现的“New”对话框中选择“Waveform Editor File”(如图所示)，按“OK”后将出现波形编辑器子窗口。;选择菜单“Node ” →“Enter Nodes from SNF”，出现如图所示的选择信号结点对话框。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=”按钮，将左边列表框的结点全部选中到右边的列表框。按“OK”按钮，选中的信号将出现在波形编辑器中。;选中的信号将出现在波形编辑器中:; 设置输入信号波形 波形观察窗左排按钮是用于设置输入信号的，使用时只要先用鼠标在输入波形上拖一需要改变的黑色区域，然后点击左排相应按钮即可。其中，“0”、“l”、“X”、“Z”、“INV”、“G”分别表示低电平、高电平、任意、高阻态、反相和总线数据设置。若是时钟信号，用鼠标点时钟信号的“Value”区域，可以将时钟信号选中。这时时钟信号的波形区域全部变成黑色，按集成环境窗左边上的时钟按钮，出现时钟信号设置对话框，按下“OK”即可设置时钟信号。按集成环境右边的“缩小”按钮，可以缩小波形显示，以便在仿真时能够浏览波形全貌。根据要求将设置输入波形。 ; 运行仿真器进行仿真 选择主菜单“MAX+plus II”→“Simulator”，按下“Simulator”，出现仿真参数设置与仿真启动窗(如图4.22所示)，这时按下该窗口中的“Start”按钮，即刻进行仿真运算(注意，在启动仿真时，波形文件必须已经存盘)。仿真运算结束后出现如图4.23所示的对话框。对话框中显示“0 errors，0 warnings”，表示仿真运算结束。;仿真结果;编译完成后,您可以利用定时分析器来分析您的项目的性能。定时分析器提供了三种分析模式：;传播延迟分析;时序逻辑电路性能分析;建立和保持时间分析;时间仿真;首先确认编程器硬件已安装好。然后按如下步骤打开编程器窗口： 在 MAX+PLUS II 菜单中选择 Programmer 项。编程器窗口如下图所示。;1. 在 Option 菜单内选择Hardware Setup 项，然后在 Hardware Type 对话框内选择适当的 Altera 编程器，最后按下 OK按钮。 2. 在编程器窗口中,检查您选择的编程文件和器件是否正确。在;通过 JTAG 实现在系统编程;利用 ByteBlaster配置 FLEX系列器件