VHDL对象数据和运算符.ppt

第5章 VHDL语言的对象和数据类型及运算操作符;5.1 VHDL文字规则;5.1 VHDL文字规则;5.1 VHDL文字规则;5.1 VHDL文字规则;5.2 数据类型;5.2.1 VHDL的预定义数据类型;5.2.1 VHDL的预定义数据类型;8. 时间(TIME)数据类型;5.2.2 IEEE预定义标准逻辑位与矢量;5.2.3 其他预定义数据类型;5.2.4 用户自定义数据类型;5.2.5 数组类型;5.2.5 数组类型;5.3 VHDL操作符;表5-1 VHDL操作符列表;表5-2 VHDL操作符优先级; 【例5-4】 SIGNAL a ，b，c : STD_LOGIC_VECTOR (3 DOWNTO 0) ； SIGNAL d，e，f，g : STD_LOGIC_VECTOR (1 DOWNTO 0) ； SIGNAL h，I，j，k : STD_LOGIC ； SIGNAL l，m，n，o，p : BOOLEAN ； ... a=b AND c; --b、c 相与后向a赋值，a、b、c的数据类型同属4位长的位矢量 d=e OR f OR g ; -- 两个操作符OR相同，不需括号 h=(i NAND j)NAND k ； -- NAND不属上述三种算符中的一种，必须加括号 l=(m XOR n)AND(o XOR p); -- 操作符不同，必须加括号 h=i AND j AND k ; -- 两个操作符都是AND，不必加括号 h=i AND j OR k ; -- 两个操作符不同，未加括号，表达错误 a=b AND e ; -- 操作数b 与 e的位矢长度不一致，表达错误 h=i OR l ; -- i 的数据类型是位STD_LOGIC，而l的数据类型是 ... -- 布尔量BOOLEAN，因而不能相互作用，表达错误。 ;5.3.2 关系操作符;5.3.3 算术操作符;【例5-8】 PROCEDURE adding_e (a :IN INTEGER ; b :INOUT INTEGER )IS ... b := a + b ; ;2. 求积操作符;5.3.3 算术操作符;SLL——逻辑左移 SRL——逻辑右移 移空的位补零 SLA——算术左移 SRA——算术右移 移空的位由最初首位补 ROL——逻辑循环左移 ROR——逻辑循环右移 移出的位依次填补移空的位;例1： 2输入与非门电路 LIBRARY ieee； USE ieee.std_logic_1164.all； entity xx1 is port(a,b: in std_logic； y: out std_logic)； end xx1； architecture nand2pp OF xx1 is begin y=a nand b； end nand2pp；;例2： 3-8译码器 LIBRARY ieee； USE ieee.std_logic_1164.all； entity decoder38 is port(a,b,c,g1,g2a,g2b: in std_logic； y: out std_logic_vector(7 downto 0))； end decoder38； architecture behave38 OF decoder38 is signal indata: std_logic_vector(2 downto 0)； begin indata=cba；; process(indata,g1,g2a,g2b) begin if(g1=1 and g2a=0 and g2b=0) then case indata is when 000=y； when 001=y； when 010=y； when 011=y； when 100=y； when 101=y； when 110=y； when 11